About / Advertise
Med version 9.1 av digitalverktyget EDI, Encounter Digital Implementation System, tar Cadence sikte på konstruktörer av riktigt stora kretsar med riktigt små geometrier. Det handlar om system på kisel med hundratals miljoner grindar, gjorda i 32- eller 28 nm-teknik.
En handfull digitala kretsprojekt i världen ligger på teknikens yttersta framkant, där hundratals IP-element, många inbyggda processorer och miljontals grindar ska samsas, designas för strömsnålhet med inbyggda analoga delar, och alltihop tillverkas med det yppersta i halvledarteknologi, 32- eller 28 nm CMOS. Dessa projekt är dock beredda att betala vad det kostar att använda riktigt avancerade verktyg, och det är för dessa som Cadence utvecklat EDI 9.1.Verktyget spänner över design, implementering och verifiering. På designsidan finns exempelvis automatisk ytplaneringssyntes (floorplan synthesis), en egenutvecklad dataabstraktionsmodellering, en nyutvecklad algoritm för placering av makro- och standardceller. Under arbetets gång utvärderas automatiskt tusentals kombinationer av designvariabler för att så snabbt som möjligt komma fram till den arkitektur som är optimal för produktionen.
Ett stort antal kontroller måste förstås göras innan produktionsknappen trycks på, det som kallas signoff i denna värld. Här säger Cadence att man utökat arsenalen med extraktion och analys som ska vara "kiselkorrekt", så inga överraskningar ska uppstå vad gäller strömförbrukning, timing och signalintegritet. Även funktioner för så kallad Litho Physical Analysis är inbyggt, och allt är anpassat till kraven hos en rad olika kiselsmedjor, foundries, vilket är nödvändigt då geometrierna ligger under 40 nm.
Därtill går verktyget i denna version fortare och klarar större konstruktioner, tack vare bättre utnyttjande av minnet i värddatorn och acceleration av såväl operationer som utförs på en ensam processor som parallella operationer. Enligt företaget kan version 9.1 klara 2–3 gånger större chips, och arbeta dubbelt så fort som föregångaren.
