About / Advertise
60 procent mer prestanda, halva effektförbrukningen, 65 procent mindre yta plus ett nytt block som ökar AI- och ML-prestanda med 300 procent. Förbättringarna i Achronix FPGA-block Speedcore Gen4 beror dels på steget från 16 nm till 7nm, dels på förbättringar i arkitekturen.
För den som inte vill sätta en FPGA bredvid sin processor har Achronix förpackat logiken i sin Speedsterfamilj i form av ett IP-block så att den går att stoppa in i andra kretsar. Produkten kallas Speedcore och lanserades för två år sedan för TSMC:s 16 nm-process.
FPGA-blocket blir en del av en systemkrets och används normalt för att accelerera en viss funktion. Tänkbara tillämpningar finns inom utrustning till fasta och mobila nät inklusive 5G och förarassistans men också molntjänster och kraftfulla ändnoder.
Speedcore är inte en standardprodukt utan Achronix tar fram en skräddarsydd variant för varje kund där det går att justera bland annat storleken på logiken, minnet och antalet DSP-block efter tillämpning. Resultatet blir ett färdiglayoutat, hårt FPGA-block.
Nu släpps en ny generation. Den är utvecklad för TSMC:s 7 nm-process och är bättre på alla punkter än föregångaren.
Förutom att logikdelen gjorts om med bland annat sexvägs uppslagtabeller och routingen förbättrats med bland annat dedicerade resurser har Achronix adderat ett DSP-liknande block för AI och maskininlärning. MLP eller Machine Learning Processor som det döpts till kan klockas med 750 MHz och går att anpassa för allt från heltalsmultiplikationer för inferenser på 16x16 ner till 4x4 men även flyttal för träning med 16 respektive 24 bitar.
Utvalda kunder har redan börjat designa med Speedcore Gen4 och de första kretsarna kommer under första kvartalet nästa år.
