JavaScript is currently disabled.Please enable it for a better experience of Jumi. Steget från schemainmatning till VHDL blir mindre

Användarvänlighet och lågt pris är slagorden när kretsleverantören Xilinx lanserar en ny verktygssvit för CPLD- och FPGA-kretsar. Konstruktören kan stegvis byta ut schemainmatning mot hårdvarubeskrivande konstruktionsspråk.

Steget från schemainmatning till ett konstruktionsspråk som VHDL kan kännas stort. Särskilt om man konstruerar programmerbara kretsar i ett mindre företag, där plånboken kanske inte matchar de vassaste verktygen på marknaden.

Men Xilinx menar att den nylanserade verktygssviten Xilinx Foundation Series skall göra steget till VHDL-världen lättare. Hemligheten stavas användarvänlighet i kombination med ett lågt pris.

Den Windowsbaserade verktygsserien innehåller fem olika hjälpmedel med en prislapp på mellan 3 400 och 40 000 kronor. Den dyraste varianten, som döpts till Foundation Standard VHDL, klarar schemainmatning, syntes, ytplanering och grindnivåsimulering. Företagets tidigare hjälpmedel Xact-step får man på köpet.



Blanda schema och HDL


Hur har man löst användarvänligheten då? Grundtanken är att man kan införa det hårdvarubeskrivande språket lite pö om pö.

Konstruktören kan blanda fritt mellan schemainmatning och konstruktionsspråken Abel-HDL och VHDL.

VHDL-novisen, som inte vant sig vid språkets syntax, erbjuds färdiga mallar som optimerats för Xilinxkretsarnas arkitekturer. Ett exempel är en kodsnutt för en 4:1 multiplexer som enkelt kan modifieras till önskad storlek.

En annan finess är färgkodningen. Alla reserverade ord, så kallade nyckelord, i VHDL-språket blir exempelvis röda på skärmen. På så vis undviker man att använda dessa ord av misstag. Man ser dessutom lätt vilka ord man inte bör ändra i en färdig mall.

Xilinx har även förenklat kravhanteringen. Genom att klicka i olika rutor anger man om syntesverktyget skall prioritera timing, yta eller en kombination av timing och yta. Själva syntesen går sedan snabbt. På två minuter klarar hjälpmedlet mellan 2 000 och 3 000 grindar.

Erfarna VHDL-användare kan skriva en kravfil på vanligt manér. Det går även bra att välja bort såväl språkmallar som färgkodning.



Kurs för hemmabruk


Utbildning kan vara en stötesten för konstruktörer som vill lära sig VHDL men inte har möjlighet vara borta en vecka på kurs. Xilinx lösning på problemet är en multimediakurs som lär ut VHDL med hjälp av grafik och ljudkommentarer.

Företaget har samarbetat med brittiska Esperan, som specialiserat sig på kurser för just FPGA-konstruktörer som vill förkovra sig hemma vid persondatorn, se Elektroniktidningen nummer 10/95.

De nya verktygen stöder föga förvånande enbart kretsar ur den egna produktportföljen och färdiga konstruktioner kan flyttas mellan Xilinx PAL-, CPLD- och FPGA-familjer.

Men konstruktioner, som beskrivits med standardiserade språk, kan naturligtvis enkelt flyttas till konkurrenternas kretsar med hjälp av ett annat syntesverktyg.

Xilinx försöker främst locka konstruktörer av mindre kretsar på runt 5 000 grindar men programvaran klarar mycket väl upp till 20 000 grindar. Företaget menar att konstruktörer av ännu större kretsar i allmänhet redan behärskar något hårdvarubeskrivande språk. Dessutom har denna grupp oftast råd med de avancerade verktyg som krävs, enligt Xilinx.

Charlotta von Schultz

Prenumerera på Elektroniktidningens nyhetsbrev eller på vårt magasin.


MER LÄSNING:
 
KOMMENTARER
Kommentarer via Disqus

Rainer Raitasuo

Rainer
Raitasuo

+46(0)734-171099 rainer@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)