Sekventiell flödeskontroll, att se till att data som buffras kommer ut ur bufferten i samma ordning som den gick in, kan tyckas vara en trivial funktion. Men IDT har upptäckt att man kan utföra funktionen bättre med en standardkomponent än om kunden bygger in den i sin asic.
- Vi upptäckte att många av våra kunder ägnade 2-4 månaders designtid bara för denna funktion, som de sedan implementerar i en asic eller FPGA. Genom att köpa en färdig komponent från oss kan de implementera funktionen på tre dagar och spara upp till 50 procent av kostnaden för funktionen, säger Michael Olsen på IDT.
IDTs krets, 72T6xxx, fungerar som ett gränssnitt mot ett SDRAM-minne på 128 eller 256 Mbit per krets. För dem som behöver ännu mer buffertminne kan kretsarna kaskadkopplas. Kretsen kan plocka in och ta ut data i 1 Gbit/s i vardera riktningen.
- Den kan ses som en extremt stor FIFO, first in first out, säger Michael Olsen.
Spiller ingen tid
Kretsen introducerar i sig ingen fördröjning i systemet. Om ingen data finns i buffertminnet passerar den på en klockcykel, om den måste in i minnet går det på ett par klockcykler, men kretsen ser till att utgången aldrig står ledig om det finns data kvar i buffertminnet. Tvärtom kan IDTs krets ofta förbättra prestanda i systemet.
- När vi först talade med våra kunder om denna krets sade de "det där gör vi redan, det behöver ni inte göra åt oss", men när de fick se specifikationen ett par månader senare ändrade de inställning, berättar Michael Olsen.
Kretsen finns redan idag i en basstationkonstruktion för 3G, men den lämpar sig inte bara för telekomtillämpningar.
- Vi har även sett att scannertillverkare brottas med samma problem. Terminologin är en annan och lösningarna litet annorlunda, men vi kan förbättra prestanda även här.
Kretsarna ska enligt Michael Olsen finnas i provexemplar före jul och i produktion första kvartalet nästa år. Priset är satt till 35 dollar per krets i volymer om 10 000.
Elias Nordling