About / Advertise
LSI Logic lanserar en ny serie strukturerad asic med upp till 8 Mbit RAM. Därmed vill man komma åt konstruktioner som tidigare varit hänvisade till cellbaserade asicar, samtidigt som man vill hålla konkurrensen från FPGA-bolagen på behörigt avstånd.
Strukturerade asicar - alltså mer eller mindre prefabricerade asicfamiljer - har etablerat sig i en marknadsnisch mellan FPGA-kretsar och cellbaserade asicar. LSI Logic, som tillhör pionjärerna på området, har nyss lanserat sin andra generation kallad Rapid Chip Integrator2.
Största nyheten är att mängden minne utökats. Kunderna kan välja mellan åtta nya kretsstorlekar med totalt mellan 1,1 och 8 Mbit RAM. Det är i samma storleksordning som Xilinx senaste värsting-FPGA i Virtex4-familjen. LSI Logic påpekar dock att minnesarkitekturen i nya Rapid Chip, kallad Matrix RAM, är helt annorlunda. Allt minne finns samlat i två stora block vilket ger bättre stöd för extremt breda eller djupa minnesbehov, exempelvis som 2k x 20 eller 256 x 40 bitar. Jämfört med FPGA:er är minnet också snabbare (300 MHz) och betydligt tätare, något som sparar både kiselkostnad och ström.
- Vi är runt tio gånger bättre än FPGA vad gäller storlek, styckepris och strömförbrukning, säger Tim Daniels på LSI Logic.
Andra nyheter, av mer evolutionär karaktär, är stöd för gränssnitt mot snabba externa minnen som DDR2, QDR2, RLDRAM2 och FCRAM2.
De tidigare möjligheterna att enkelt integrera en Arm966-kärna finns kvar, liksom de konfigurerbara in- och utgångarna.
De åtta kretsstorlekarna, hos LSI Logic kallade "slices", har mellan 3,4 och 11,4 miljoner logikgrindar totalt, vilket ger användaren mellan 1,3 och 5,6 miljoner grindar att disponera. Kiseltekniken är 110 nm CMOS, med en plan att övergå till 90 nm nästa år.
Adam Edström
