Intelligent klockgrindning kapar 30 procent av effekten

I den senaste versionen av ISE, Xilinx designverktyg för FPGA-familjerna Spartan-6 och Virtex-6, ska förbättrad klockgrindning ge upp till 30 procent lägre energiförbrukning. Andra förbättringar är stöd för IP-block med AMBA-bussen, större möjligheter till partiell rekonfigurering och bättre möjligheter att låsa delar av konstruktion vid omkompilering, som dessutom ska gå snabbare.

Användarna av Xilinx utvecklingsverktyg är vana vid att varje ny generation pressar ut lite mer av kretsarna. I fjol sjönk till exempel den genomsnittliga dynamiska effektförbrukningen med 10 procent. I år är förbättringarna betydligt större. Xilinx lovar upp till 30 procent.

– Det handlar om att vi tillverkat tillräckligt många kretsar för att känna oss säkra på att allt fungerar, säger Giles Peckham på Xilinx.

I praktiken handlar det om att ISE kan stänga av block på så lite som åtta flip-flops som inte har betydelse för resultatet. Det här spar energi när de inte klockas och görs när själva konstruktionen är klar på RTL-nivå men innan placering och ledningsdragning.

– Det är mycket mer fokus på effektförbrukning numera men det finns mycket gammal IP som inte är optimerad. Idag brukar man inte bry sig om effekten förrän det är ett problem men nu får användarna ett verktyg som automatiskt sänker effektförbrukning.

Optimeringen görs en gång för alla och användarna behöver inte hålla på och ställa in en massa parametrar. Enda straffet är att behovet av logik ökar med ungefär 2 procent. I första omgången kommer verktyget för Virtex-6 men tids nog ska även användarna av Spartan-6 få tillgång till det.

– På ett kryptokort lyckades vi sänka effektförbrukningen från 6,3 W till 2,5 W. Det är 41 procent men vi tycker att 30 procent är en mer realistisk siffra, säger Giles Peckham.

Ett annan förbätring i ISE12.1 är produktiviteten. Med Planahead kan delar av konstruktionen låsas, vilket är en förbättring jämfört med det tidigare verktyget Smart Guide.

– Det kommer att finnas kvar men här handlar det inte bara om att låsa funktionaliteten utan även om vilka ytor på kretsen man får använda.

Genom att låsa just ytan bibehålls layouten och därmed timingen. Planahead passar till exempel projekt med flera utvecklingsteam.

Möjligheten att kunna omkonfigurera kretsarna är något som Xilinx länge stoltserat med och verktyget kommer nu i en fjärde generation.

– Tidigare har det mest handlat om att man kunnat ladda olika gränssnitt där bara ett används åt gången. På så sätt har användarna kunnat välja en mindre FPGA. Nu handlar det mer om att spara energi.

Giles Peckham erkänner samtidigt att verktyget varit svåranvänt vilket begränsat användningen. Nu ska det problemet vara åtgärdat vilket ska få fler kunder att använda finessen och därmed klara sig med mindre och därmed effektsnålare kretsar. Tillämpningarna kan vara allt från optiska transport nät till mjukvarustyrd radio.

Och så har Xilinx integrerat den nya internbussen AMBA AXI4 som utvecklats ihop med Arm.

– Vi kommer att använda den som gränssnitt i all vår IP även om det inte finns någon Armkärna i systemet, säger Giles Peckham.

Anledningen är att Arm helt enklet har ett större ekosystem än Xilinx och genom att gå över till AMBA får Xilinx kunder tillgång till fler IP-block. Dessutom har den nya versionen av bussen en del finesser som gör dataöverföring snabbare och energisnålare.

Version 12.1 av ISE stödjer intelligent klockgrindning i Virtex-6 familjen. Den partiella rekonfigureringen kommer i version 12.2. Användarna av Spartan-6 får vänta till sommaren och först i höst kommer stödet för AMBA AXI4 att vara på plats med version 12.3.