JavaScript is currently disabled.Please enable it for a better experience of Jumi. Halvfabrikat hittar sin nisch

Strukturerad asic fyller ut tomrummet mellan FPGA och asic

Kostnaderna för asickonstruktion rusar i höjden och industrin letar efter billigare alternativ. Det har öppnat dörren för den strukturerade asicen, ett halvfabrikat som kombinerar användarspecificerad logik med förproducerade standardblock för exempelvis I/O och minne.
Några leverantörer av strukturerade asic

Altera Hardcopy
AMI Xpressarray
ChipX (*) CX5000
Fujitsu Acelarray
Lightspeed Luminance
LSI Logic Rapidchip
NEC ISSP

(*): Tidigare Chip Express
Halvfabrikat är en typisk kompromiss: enklare än att laga till allting själv och billigare än att gå på restaurang, men till priset av att man ger upp en del av sina valmöjligheter. Och det blir oftast inte riktigt lika gott. Detsamma kan sägas om strukturerade asicar, ett halvfabrikat på halvledare som är tänkt att fylla tomrummet mellan cellbaserade asickretsar och programmerbara FPGA:er.

- Marknaden för strukturerade asicar tog fart förra året. Både asickonstruktörer och FGPA-konstruktörer är intresserade av tekniken. Från asicsidan söker man billigare lösningar medan FPGA-konstruktörerna vill ha bättre prestanda, säger Mike Casey som är europeisk marknadschef hos LSI Logic.

LSI Logics egen strukturerade asic heter Rapidchip och kan beställas i ett antal varianter - kallade "slices" - med olika kombinationer av förproducerade standardblock. En tidig kund är Seagate, skivminnestillverkaren.

- Seagate har använt Rapidchip i en ny serie skivminnen som lanseras nu i mars. Den konstruktionen blev klar på drygt sex månader, från juni 2003 till januari 2004, säger Mike Casey.

Förutom kostnaden är just konstruktionstiden ett argument för strukturerade asicar. Om Seagate istället hade använt en cellbaserad asic hade samma konstruktion sannolikt tagit 12 till 18 månader att färdigställa.

Den som ska konstruera med Rapidchip använder Rapidworx, ett skräddarsytt konstruktionsflöde som LSI Logic tillhandahåller. Resultatet blir en nätlista som lämnas över till LSI Logic för vidare befordran till någon kiselsmedja.

- Det tar normalt mellan två och tre veckor från överlämningen tills att kunden kan få det första fungerande exemplaret av sitt chips, säger Mike Casey.

Andra tillverkare anger liknande leveranstider, till exempel lovar Fujitsu fyra veckor.

För tillverkaren ligger vinsten med en strukturerad asic i att kostnaden för en grundkonstruktion kan slås ut på flera användare. Kiselskivor kan också produceras i förväg och lagras i väntan på beställningar.

Fyra-fem lager

Den anpassningsbara delen av kretsen är organiserad som en grindmatris och konfigureras via ett par metallager. Exakt hur många metallager som kan skräddarsys är en av de detaljer som skiljer olika tillverkare åt; Rapidchip har liksom Fujitsus Accelarray fyra anpassningsbara lager medan exempelvis ISSP från NEC har två. Fler lager ger större möjligheter till anpassning men drar också med sig högre kostnader.

Gränsen uppåt går enligt undersökningsföretaget Semiview, som följer asic- och FPGA-marknaderna, vid fem lager. Fler lager än så och det handlar snarare om konventionella asicar än strukturerade dito.

Stefan Sjöholm, utbildare på Västeråsföretaget Realfast, berättar att företaget har bestämt sig för att ta med strukturerade asicar i sina utbildningar.

- Marknadsföringen stämmer rätt väl i det här fallet. Strukturerade asicar fyller igen ett stort och intressant gap mellan FPGA och asic, men deras styrka är på samma gång deras svaghet. De är inte omprogrammerbara och de kan inte optimeras lika långt som en asic.

Marknaden är inte statisk, konstaterar han också. Det som för några år sedan räknades som en stor och dyr FPGA kan idag vara en relativt billig komponent. Om FPGA närmar sig asic kanske det inte blir någon plats kvar för alternativa lösningar.

- Men som det ser ut idag är de helt klart ett alternativ för asickonstruktörer som inte behöver alla valmöjligheterna med cellbaserat.

Alternativ till FPGA

I vissa fall kan strukturerade asicar också vara ett alternativ för FPGA-konstruktörer, medger Xilinx europeiske marknadschef John Heighton.

- En del av våra kunder kommer kanske att välja den vägen, men i stort sett är det asictillverkarna som kommer att få maka på sig. Vi har sett länge att FPGA knaprar i sig av asicmarknaden och det kommer strukturerade asicar också att göra.

Låga startkostnader och det faktum att det går fort att komma igång gör FPGA-kretsar lämpliga som prototypverktyg. Man verifierar att en konstruktion fungerar med hjälp av FPGA, och kanske också levererar en första generation av produkten baserad på dem. Konstruktionen kan sedan konverteras till en asic för att få ner kostnaderna eller få upp prestanda eller vad som nu är viktigast.

Men strukturerade asicar kan också vara utmärkta som prototyper vid större produktionsvolymer, säger LSI Logics Mike Casey.

- För Seagate har Rapidchip betytt att de nya skivminnena kom ut på marknaden snabbare än de hade kunnat göra med en asickonstruktion, men samtidigt är vår teknik bara ett steg på vägen. På sikt kommer de att gå över till asic.

Samma verktygsflöde

Xilinx erbjuder Easypath som en möjlighet för FPGA-kunder att få ner styckekostnaden vid volymproduktion. Easypath-versionen av en Virtex II Pro är exakt samma krets som originalet med skillnaden att Xilinx bara testar att kretsen klarar just den aktuella tillämpningen. Det gör att man kan utnyttja kretsar som annars hade fått kasseras.

FPGA-konkurrenten Altera har Hardcopy, som ursprungligen lanserades som en metod att konvertera FPGA-konstruktioner till asic. Numera går det att konstruera direkt för Hardcopy, och därmed platsar Altera bland strukturerade asic-leverantörerna enligt Semiviews indelning av branschen.

Konstruktion för strukturerade asicar kan göras med i stort sett samma verktyg som används vid annan asickonstruktion. Den stora skillnaden är att de sista konstruktionsstegen görs hos kretsleverantören; som användare slipper man alltså investera i verktyg för den delen av arbetet.

- Verktygskostnaden är ett problem för många konstruktörer. Vårt mål är att få ner den till omkring 10 000 dollar per konstruktör och år, säger Mike Casey.

Kretstillverkarna ChipX (före detta Chip Express) och Lightspeed bildade i februari lobbyorganisationen Structured Asic Alliance, tillsammans med verktygsleverantörerna Tera Systems och Synplicity. Målet är enligt organisationens webbsida att etablera strukturerade asicar som en egen marknad, inte bara som ett alternativ till andra lösningar, samt att sprida kunskap om tekniken.

Lennart Pettersson

Prenumerera på Elektroniktidningens nyhetsbrev eller på vårt magasin.


MER LÄSNING:
 
KOMMENTARER
Kommentarer via Disqus

Anne-Charlotte Lantz

Anne-Charlotte
Lantz

+46(0)734-171099 ac@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)