Verktygsleverantören Tera Systems vill göra det möjligt för en asickonstruktör att lämna över VHDL- eller Verilogkod till den som ska tillverka kretsen. Tera visade tillsammans med IBM upp ett sådant konstruktionsflöde på Date-mässan i Paris, och de första kretsarna producerades i vintras.
Händelsevis har Tera ett verktyg, Teraform, som gör just detta, och som nyligen godkändes av IBM för verifiering av kundkonstruktioner.
Teraform läser in VHDL- eller Verilogkod och pekar ut sådant som kan ge problem i senare faser, som timing eller ytförbrukning. För att åstadkomma detta gör verktyget en partiell logiksyntes, där koden transformeras till kombinationer av ett fyrtiotal fördefinierade byggblock, kallade Teragates, som vart och ett motsvarar ett par hundra grindar eller mer.
Parametrar för blocken, producerade i IBMs process, finns framtagna och verktyget kan räkna på dem istället för på grindnivå.
Det kortar simuleringstiden med en faktor 30, enligt Teras teknikchef Hazem Almusa, och gör också att konstruktörer kan använda Teraform till att utvärdera olika alternativ.
- En krets med en miljon grindar kan översättas till ett par tusen Teragates, säger han.
Tekniken är inte perfekt, enligt talesmän för IBM används den än så länge för relativt enkla kretsar och framför allt behöver simuleringen av strömförbrukning och spänningsfall bli bättre. Alain Labat är ändå optimist.
- Tera är först med att kunna ta emot RTL-kod och producera underlag för fungerande kretsar. Och på Dac-mässan i sommar kommer vi med flera nyheter, säger han.
Lennart Pettersson