Encounter är ett av Cadence mest framgångsrika verktyg - det används för att från utdata på registernivå (RTL) i VHDL eller Verilog ta en konstruktion hela vägen via ytplanering (floorplanning), fysisk syntes av såväl analoga som digitala delar, placering och ledningsdragning samt kontroll av konstruktions- och processregler. Verktyget har nu uppdaterats till en ny version där all ingående programvara optimerats för att utnyttja parallellismen i dagens datorer med flera processorkärnor.
- Skillnaden i hastighetsökning varierar lite i de olika delarna men ligger i snitt på 3,2 gångers ökning på en fyrprocessormaskin, säger Rahul Deokar, marknadsansvarig för denna produkt på Cadence.
En annan viktig förbättring är minneshanteringen som gör det möjligt för programmet att hantera betydligt större och mer komplexa konstruktioner än tidigare, något som är nödvändigt då användarna ofta jobbar med stora asicar med geometrier på 65, 40 eller rentav 32 nm. Även funktionen för att tidigt på reda på om en viss ytplanering fungerar har förbättrats.
- Användarna får på ett par minuter ett par olika förslag att gå vidare med, och vi kan garantera att de fungerar och att de ligger kring 10-15 procents noggrannhet jämfört med slutresultatet, säger Rahul Deokar.
Därtill har kopplingarna mot olika produktionsprocesser blivit tätare, liksom integrationen med Cadence analogverktyg Virtuoso, till båtnad för konstruktörer av blandat analog-digitala system. Nytt är också stöd för så många spänningsnivåer som användaren önskar
Ytterligare en nyhet är stödet för att identifiera och hitta buggar i hela konstruktionen, där ett grafiskt användargränssnitt hjälper användaren att hitta fel i såväl timingen som i klockträdet eller vad gäller effektutvecklingen.