About / Advertise 
Den europeiska pilotlinan NanoIC har släppt modeller, regler och bibliotek (PDK) för sin kommande A14-process med integrerat minne, så kallat eDRAM. Tanken är att forskare och mindre företag ska kunna testa hur det är att designa kretsar långt innan processen är tillgänglig.
NanoIC koordineras av det belgiska forskningsinstitutet Imec och ska tillhandahålla CMOS-processer för noder motsvarande 2 nm eller mindre.
Pilotlinan har släppt två PDK:er som stöds av Cadence och Synopsys. Det är dels en för den kommande A14-processen, dels för integrerade DRAM som är en viktig komponent för AI-tillämpningar.
A14 kommer att få direkt kraftmatning från baksidan, en finess som kortar ledarna och därmed sänker spänningsfallet vilket sänker effektförbrukningen med 7 procent. Det frigör också 18 procent av kretsens yta när alla ledare inte måste dras från ovansidan.
Genom att släppa PDK:erna vill NanoIC göra det möjligt för forskare och mindre företag att utforska processens arbetsflöden och designregler långt innan den är tillgänglig.
Vilket år det blir är inte känt. TSMC siktar på volymproduktion på motsvarande nod år 2028 med testproduktion något år tidigare.
