För ett år sedan kom de första kretsarna i LatticeSC-familjen, en biffig FPGA med snabba serieportar. Produkten är en direkt utmanare till Virtex-4 och Stratix-II.
Nu följer företaget upp med Freedomchip, en metod som kan reducera tillverkningskostnaden med mellan 30 och 75 procent, allt beroende på hur mycket logik som används. Lattice lösning ligger ungefär mitt emellan de alternativ som Xilinx och Altera också erbjuder med sina Easypath respektive Hardcopy.
Lattice har lagt in speciell testlogik (scan) på kretsarna. Så istället för att testa hela kretsen behöver företaget ”bara” testa om den logik som ska användas fungerar. Feltäckningsgraden ska uppgå till minst 99 procent.
Enligt företaget blir Freedomchip därmed identisk med den ursprungliga FPGA-lösningen vad gäller timing och benlayout. Men den ger ingen effektbesparing som till exempel Hardcopy.
Som med alla metoder finns såklart en baksida. I Lattice fall är det att konstruktionen inte är särskilt ändringsbar i efterhand. Bara in- och utgångar liksom blockfunktioner (som minne och Serdes) går att modifiera. Resten av logiken är ju inte testad och kanske inte fungerar.
Freedomchip fungerar på alla storlekar av SC/SCM-familjerna och för alla hastigheter. Startkostnaden är 75 000 dollar, minimiordern ligger mellan 1200 och 3600 kretsar beroende på modell och leveranstiden är 8 till 12 veckor.