Det har länge gått att omvandla algoritmerna till C-kod och 2006 fick Simulink stöd för att automatiskt omvandla algoritmer till syntetiserbar VHDL eller Verilog.
Nu tar Mathworks nästa steg så att den som använder Matlab med hjälp av HDL Coder automatiskt kan generera kod som sedan kan implementeras på en FPGA från Xilinx eller Altera. I lanseringen ingår även en testbänk kallad HDL Verifier så att man kan testa om den färdiga kretsen uppför sig som tänkt.
– Med HDL Coder och HDL Verifier automatiseras denna process, vilket dramatiskt kan snabba på utvecklingsprocessen samtidigt som det blir lättare att vidareutveckla produkter ur befintlig Matlab-kod, säger Peter Sandberg, som är teknikchef på Mathworks i Norden.
Företaget uppger att utvecklingstiden kan kortas med så mycket som 33 procent om man använder de nya verktygen. Ser man till enbart implementationsfasen handlar det om korta tiden med upp till 48 procent och behöver man göra flera iterationer finns ytterligare tid att vinna eftersom de går upp till 80 procent snabbare.
Ytterligare en fördel är den spårbarhet som finns mellan Matlab och Simulink till den HDL-kod som genereras. Bland annat går det att se i HDL-koden vilka rader i till exempel Matlabkoden som genererat just dessa.
Testbänken HDL Verifier stödjer realtidssimulering (hardware-in-the-loop-verifiering) för Altera och Xilinx FPGA-kort.
Verktyget erbjuder också ett gränssnitt som länkar samman Matlab och Simulink med Cadence Incisive, Mentor Graphics ModelSim och Questa HDL-simulatorer, allt för att underlätta verifieringen av att HDL-implementeringen stämmer överens med Matlab-algoritmerna och systemspecifikationerna från Simulink.
HDL Coder kostar från 90 000 kronor och HDL Verifier från 28 500 kronor.