Ladda ner artikeln här (länk, pdf). Fler tekniska rapporter finns på etn.se/expert

Inom bredbandig telekom, nätverk och datacenter har FPGA:n blivit systemdesignerns trotjänare. Den bidrar med en kombination av snabb Serdes, omfattande logikresurser och dessutom programmerbarhet – utvecklaren har flexibilitet att modifiera funktionalitet utan att ändra moderkortslayout.

FPGA-tillverkarna har en lång historia av att skapa produkter anpassade för telekom och datacenter: stora, snabba kretsar med hundratals IO-portar, enorm bandbredd och inbyggda standardgränssnitt. Det faktum att de tyvärr är dyra och energislukande ses som en acceptabel kompromiss.

Behovet av gigabithastigheter i signalbryggningssystem sprider sig nu från data och telekom till konsument och industri. Även här finns värdefulla fördelar med FPGA. Men stora, dyra, energislukande FPGA:er passar dåligt i slimmade batteridrivna produkter på en marknad med stark konkurrens inom konsumentelektronik, som surfplattor, bärbara datorer och cyber-headsets.

De nya konsumentkraven tvingar FPGA-tillverkare att tänka nytt. Nu behövs snabb Serdes till lågt pris och låg energiförbrukning.

Gamern är vägvisaren
Den förändring som utlöst en ny våg av ­FPGA-konkurrens är sprungen ur datorspelandet. Gamers vill kunna spela på surfplattor och bärbara datorer i 4K. För jämn rendering av snabba rörelser vill de ha bildfrekvenser upp till 160 fps.
Kravet på videosignalering i 4K pressar kapaciteten hos de gränssnitt som tidigare använts i konsumentenheter för att skicka data till skärm från ett centralt system-on-chip (SoC). Äldre MIPI D-PHY-gränssnitt får lämna plats för den nyare MIPI C-PHY för de mest krävande 4K-applikationerna. Det innebär en fördubbling i datatakt, vilket är en stor utmaning för en enkel FPGA.
Efter spelsurfplattorna och -datorerna följer nu nya användningsfall som också dessa börjar kräva ökad bandbredd mellan en SoC och en – eller flera – skärmar, eller mellan bildsensorer och SoC. Bland exemplen finns:
● Point-of-sale-system som delar en ensam utgång från SoC (typiskt MIPI DSI) till dubbla skärmar – en för kunden och en för säljaren. FPGA:n konverterar en enkel DSI-ingång till en DSI- och en eDP-utgång, med bildbehandling för att skala om utdata och anpassa bildfrekvensen (figur 1).
● VR/AR-headset och -glasögon splittar och konverterar Displayport-över-USB Typ-C från PC eller smarttelefon till separata MIPI-kanaler för höger och vänster öga.
● Industriella system för datorseende konverterar bildsensorns MIPI D-PHY eller C-PHY till USB 3.0 till värddatorn i hög datatakt.
 
Energisnålare och billigare Serdes i högre hastighet

I alla dessa användningsfall kan en FPGA tillhandahålla Serdes-dataflödet för en eller flera skärmar eller bildsensorer, samtidigt som ändringar i specifikationen för input och output kan göras genom modifiering av enhetens VHDL- eller Verilog-kod. Frågan som både konsumenter och industri ställer är hur mycket energiförbrukning, storlek och kostnad kan reduceras och fortfarande leverera den Serdes-bandbredd som applikationerna kräver?

Gowin kommer med ett nytt svar på den frågan. Vi kombinerar applikationsspecifika optimeringar i designen på både kisel- och kretsnivå på ett sätt som ingen lågdensitets-FPGA tidigare försökt sig på.

För kisel ger skalning lika mycket PPAC-fördelar (power, performance, area, cost) för instegs-FPGA:er som för andra halvledare. Tidigare har dock lågdensitets-FPGA:er haft en tendens att inte utnyttja avancerade processnoder – FPGA-tillverkare har föredragit att förlänga livslängden på IP utvecklad för äldre processer.

Men videobryggning i hög hastighet ställer extrema krav på FPGA:er. Därför har ­GOWIN styrt om produktionen för sina Arora V-produkter från den 55 nm-process som användes i Arora II till TSMC:s 22 nm-process Ultra Low Power.

Att använda denna process ger GOWIN fördelar inom prestanda, kraft och kostnader för sina lågdensitetsprodukter i Arora V-familjen, som GW5AT-15 (som finns i en kompakt WLCSP på 4,9 × 5,3 mm). Trots sin lilla storlek lyckas denna FPGA kombinera ett antal avancerade Serdes-sändtagare för ett maximalt Serdes-dataflöde på 12,5 Gbit/s, med 15 120 logiska element och höghastighetsminnesresurser, inklusive:
● 118 kb shadow-SRAM
● 630 kb block-SRAM (BSRAM) arrangerat i 35 × 18 kb
● Tillval: 64 Mb (MG132P) eller 128 Mb (CM90P) pseudo-SRAM (pSRAM)
● Tillval: 8 Mb NOR-flash

Genom att begränsa den programmerbara logiken till 15 120 logikelement producerar GOWIN ett mindre chip till lägre enhetskostnad, men samtidigt med tillräcklig digital kapacitet för viktiga bildbehandlingsfunktioner som bildskalning och anpassning av bildfrekvens.

De applikationsspecifika optimeringarna av kretsdesignen i Arora V-serien ger den högre Serdes-genomströmning som krävs, till exempel för spelare som tittar på 4K-innehåll i 160 fps på en surfplatta. GW5AT-15 har hårdvaruimplementationer av bland annat följande viktiga Serdes-gränssnitt:
● Trekanalig MIPI C-PHY (5,7 Gbit/s/kanal)
● Fyrkanalig MIPI D_PHY (2,5 Gbit/s/kanal)
● ×4 PCIe 2.0

Utöver dessa kretsfunktioner inkluderar GW5AT-15 flera gränssnitt för mjuka kärnor lämpliga för videobryggningsapplikationer: USB 2.0 PHY, USB 3.0 PHY, PCIe 3.0 och upp till fyra kanaler 12,5 Gbps/kanal Serdes med stöd för Displayport, eDP, SLVS-EC, LVDS och andra typer av videotrafik.

Dessa funktioner krävs för spelsurfplattor som renderar 4K-video i höga bildfrekvenser. De konverterar en typisk SoC:s MIPI-utgång till en surfplatteskärms eDP-ingång (figur 2).

Implementeringen av snabb videobryggning och bildbehandling är lika viktig vid anslutning till kamera som vid återgivning av video på skärm. I industriella system för datorseende kan till exempel en GOWIN GW5AT-15 eller -60 anslutas till en kameras MIPI D-PHY- eller C-PHY-gränssnitt och brygga videon till en värddators höghastighets-USB Type-C-gränssnitt (figur 3).

FPGA:ns mjuka kärna för USB 3.0 PHY och USB 3.0 möjliggör en implementation på ett enda chip som kan ansluta direkt till värdkontrollern utan ett externt USB 3.0 PHY. Den är en lösning som tar extremt lite plats och kan integreras i kamerans hölje.

GW5AT-60, som har 59 950 logiska element, har resurser nog för att stödja bild-preprocessning och algoritmer för datorseende. Den har dessutom höghastighets-Serdes-sändtagare med fyra kanaler, MIPI C-PHY- och D-PHY-gränssnitt i hårda kärnor, samt LVDS-gränssnitt i mjuka kärnor, med stöd för ett brett urval av sensorer.
 
En ny riktning för lågdensitets-FPGA:er

Optimeringen av en FPGA-produkt för applikationer för videobryggning och bildbehandling pekar på en ny riktning för ett segment av låg-densitets-FPGA-marknaden: i jakt på reducerad storlek, energiförbrukning och kostnad utvecklas nu FPGA-produkter till att inkludera mer applikationsspecifik Serdes-funktionalitet direkt integrerad i små enheter.

Där FPGA:er tidigare uppnådde låg kostnad genom att behålla äldre, föråldrade tillverkningsprocesser för kisel, använder en ny generation låg-densitets-FPGA:er avancerade processer för att kunna erbjuda värdefulla fördelar med låg strömförbrukning och kompakt storlek. Samtidigt minskas kostnaderna genom att antalet logikelement som inte behövs i de avsedda applikationerna begränsas.

Detta sätter FPGA:n i rampljuset för konsumentproduktsmarknaden, och krattar för en ny generation produkter som kan dra nytta av förbättrad skärm- och kameraprestanda utan att kompromissa med batteritid, men fortfarande kunna erbjuda konkurrenskraftiga priser.