Cykelbaserad simulering En cykelbaserad simulator utnyttjar det faktum att de flesta konstruktioner är synkrona. Vipporna ändrar då värde en enda gång i varje klockcykel och verktyget beräknar därför resultaten endast en gång per klockcykel. Konstruktionen verifieras alltså funktionellt, helt utan hänsyn till timing.
Formell verifiering Vid formell verifiering verifieras konstruktionen med hjälp av matematiska metoder. Testvektorer behövs inte och själva verifieringen går mycket snabbt. Konstruktionen verifieras dessutom för alla möjliga scenarion, till skillnad från simulatorer som bara testar de relativt få situationer som täcks av testvektorerna.
Händelsestyrd simulering
En händelsestyrd simulator håller reda på varje händelse eller signal under hela klockcykeln. Timingen beräknas med hjälp av komplicerade algoritmer. Simulatorn verifierar kretsen både tids- och funktionsmässigt, men det kan gå plågsamt långsamt om kretsen är stor.
Hårdvaruaccelerator En hårdvaruaccelerator mappar en grindnivåbeskrivning av konstruktionen mot hårdvaruprimitiver i en skräddarsydd processor. På så vis kan man snabbt verifiera såväl funktion som timing.
Logikemulering En emulator består av ett eller flera kort med matriser av processorer eller programmerbara logiska kretsar. För att emulera exempelvis en asic laddar man ner sin konstruktionsbeskrivning i dessa kretsar. Beskrivningen kan vara på såväl register- som grindnivå. Sedan simulerar man mot den emulerade asicen och verifierar på så vis funktionen.
Statisk timinganalys En statisk timinganalysator beräknar den längsta fördröjningen för varje signalväg i konstruktionen. Timingen beräknas helt utan teststimuli. Man får en snabb tidsanalys utan att bry sig om kretsens logiska funktion.