Många innovationer i Alteras nästa FPGA

2010 blir året när Altera tar steget till nästa processnod på 28 nm och därmed också till nästa generation av sina största FPGA:er. De första provexemplaren kommer först mot årets slut men Altera börjar redan nu portionera ut information om de kommande produkterna.

– Vi har gjort fyra testkretsar och ska antagligen göra sju till innan vi har en komplett produkt mot slutet av året, säger, säger David Greenfield på Altera.

Företaget använder TSMC som foundry. Men det räcker inte med en ny processnod för att möta kundernas förväntningar på nästa generations FPGA:er som ska klara applikationer med en bandbredd på 100 Gbit/s.

28 nm ger visserligen fler logikblock och en viss effektminskning genom att matningsspäningen till logiken sänks från 0,9 V till 0,85 V. Men för att få till en produkt som är fyra gånger bättre vad gäller storlek, energiförbrukning och bandbredden så behövs helt nya lösningar.

Stratix V, eller vad nu Altera kommer att kalla de första 28 nm-produkterna, kommer därför att få transceivrar som klarar 28 Gbit/s, det kommer att finnas kretsar som innehåller Hardcopyblock och så blir det möjligt att göra partiell rekonfiguration. Men de exakta detaljerna, som hur stora Hardcopyblocken blir eller hur rekonfigurationen ska gå till återstå att se.

Mellan 10 procent och 20 procent av kretsytan kommer att dediceras för Hardcopyblock, men David Greenfield vill inte avslöja vilka funktioner som kommer att hamna där.

– För att det ska vara vettigt måste det vara funktioner som tillräckligt många kunder frågar efter.

Han antyder att det till att börja med skulle kunna handla om olika varianter av DSP-block. Lite längre fram i tiden kan man tänka sig att kunderna själva kan få tillgång till Hardcopyblocken för att lägga in egen IP.

Hardcopy används sedan många år som ett sätt att minska kostnaden för kunder vars volymer är lite större. För att åstadkomma det tar man fram masker för två ledarlager och två vialager.

– Det är visserligen inte lika bra som att göra hårda block men är betydligt billigare och snabbare.

Nästa förbättring i de kommande FPGA:erna är de hårda transceiverblocken. Det går inte att lägga in fler transceiverblock på kretsarna än idag, så för att klara 100 Gbit/s måste bandbredden i varje block mer än fördubblas jämfört med idag. Det steget hänger dock inte samman med en nya processnoden utan med krav från kunderna i kombination med att det kommer att finnas optiska länkar som hanterar 25 Gbit/s när kretsarna väl finns i produktion.

Den tredje innovationen är partiell rekonfigurering under drift.

– Det ger i princip oändligt mycket logik.

Tanken är att kunderna inte ska behöva känna till alla detaljer i FPGA:n för att dra nytta av rekonfigurerbarheten. På samma sätt som när man gör designen, och låser vissa delar av konstruktionen när man kompilerar om, kan man ladda in ny kod i vissa delar av FPGA:an samtidigt som resten av kretsen är i normal drift.

– Vi kommer att släppa mer detaljer senare i år, säger David Greenfield.