Olof Kindgren:
Rapport från ORConf
Återigen samlades gräddan av öppen chipdesign för ett nytt ORConf, flaggskeppskonferensen för verksamma inom området. Efter förra årets nedslag i Göteborg skedde detta i år i ett soligt Valencia.

Mycket var sig likt i form av presentationer av nya och uppdateringar av gamla projekt, men framför allt fokus på nätverkande i en avslappnad atmosfär. Några nyheter fanns dock, både i form av nya programpunkter och nya trender som gör sig påminda.

Efter att ha grundat konferensen år 2012 och varit med på varje upplaga sedan dess ser jag en fantastisk utveckling som vi inte hade trott var möjlig på så kort tid. För att ge en känsla av vad som bubblar har jag i denna artikel valt att lyfta fram några enskilda projekt och övergripande trender som jag hoppas kan vara av intresse för Elektroniktidningens läsare.

Fem svenskar på scenen

På årets ORConf hade vi det stora nöjet att se fem svenska presentatörer, varav, förutom undertecknad, alla kom från Linköpings universitet. 

Först ut var Simon Bjurek som pratade om B-ASIC, vilket utläses som Better ASIC. B-ASIC är ett Pythonbaserat ramverk för att enklare utveckla och implementera algoritmer, primärt inom signalbehandling, och kan ses som en utmanare till Matlabs proprietära verktygslådor för samma ändamål. I slutändan genereras VHDL-kod som kan stoppas in i en FPGA eller ASIC. 

Näste man till rakning var Mikael Henriksson som presenterade ApyTypes, också detta inom området signalbehandling. ApyTypes används för att simulera och analysera de avrundningsfel som uppstår när man tar en algoritm från matematikens perfekta värld och ska representera den i digital logik med begränsad precision. Genom att ge användaren tillgång till ett antal olika metoder för att hantera avrundningarna går det enkelt att simulera fram den metod som resulterar i minst felaktigheter för ett givet problem. 

Oscar Gustafsson gav oss en uppdatering av Surfer, ett verktyg för att visa vågformer som har rönt stor uppmärksamhet och anammats på bred front. Surfer är till stora delar skrivet av Frans Skarman som senare på konferensen gav oss en lektion på tre minuter i varför de klassiska hårdvarubeskrivningsspråken Verilog och VHDL är usla på att just beskriva hårdvara.

Mitt eget bidrag handlade om några nyheter i pakethanteraren FuseSoC från det senaste året. Ett publikt bibliotek där ­användare lättare kan göra sina egna IP-kärnor tillgängliga och hitta andras offentliggjordes samt nya funktioner för säkerhet och spårbarhet som är tänkta att göra FuseSoC till det första ramverket för chipdesign som klarar av att möta upp till CRA, EUs Cyber Resilience Act.

RISC-V–kärnorna i sig är inte fokus 

Som vanligt presenterades några projekt kring den öppna arkitekturen RISC-V. För tio år sedan handlade dessa projekt till stor del om nyskrivna processorer, men i och med det stora utbudet av befintliga RISC-V-kärnor är behovet av fler sådana närmast obefintligt idag. Att idag presentera en nyskriven RISC-V-kärna istället för återanvända en befintlig är snarare en indikation på någon som kanske inte har så bra koll på ekosystemet. 

Årets RISC-V-presentationer handlade istället om mer effek­tiva sätt att verifiera befintliga processorer samt att utöka dessa med nya instruktioner för att mer effektivt tackla specifika beräkningsutmaningar.

FOSSi i industrin

Det tema som tydligast hade ökat i år var presentationer om hur öppna verktyg och IP-kärnor (FOSSi, Free and Open Source Silicon) används i industrin idag. Det är fortfarande alltför vanligt att öppet kisel avfärdas som en akademisk övning eller hobbyverksamhet, men det är tydligt att det på riktigt börjar bli en integrerad del av både den etablerade industrin och ligger till grunden för flera nystartade företag.

Skotskbördige Thomas Parry styrde kosan till Nederländerna för att starta Spherical Systems som bygger kraftlösningar åt rymdindustrin. Den hemliga ingrediensen är egenproducerade chip som låter Spherical skapa skräddarsydda lösningar som möter upp till rymdindustrins strikta krav på storlek, prestanda och tillförlitlighet. Thomas Parry visar hur de kan bygga chip för rymdbruk, som är mer flexibla, har kortare utvecklingstid och till en överkomlig kostnad tack vare öppna verktyg och de mer mjukvarulika utvecklingsmetoder som dessa verktyg tillåter. Genom att dessutom ha koll på hela utvecklingsprocessen och att allt från design till tillverkning sker i Europa gör det dessutom lättare att möta exportkontrollkrav. De första chipen ska skickas upp i rymden på skarpa uppdrag redan nästa år.

Peter Birch, från ­brittiska Fractile, ställde i sitt framförande den öppna frågan om hur långt man kan komma med öppet kisel och redogjorde för hur de hade jobbat under de senaste två åren med att ta fram en öppen metodologi för startup­bolaget VyperCore som hade som mål att ta fram processorchip för datacenter. 

VyperCore gick i konkurs tidigare i år på grund av utebliven finansiering vilket fick Peter Birch att reflektera över vilken roll i detta hans förkärlek för öppna verktyg haft och att de delat med sig av ett antal egenutvecklade projekt? 

Typiska argument mot att dela med sig av sin kod är att det hjälper konkurrenterna och avslöjar hemligheter. I verkligheten, invänder Peter Birch, handlar det mest om basfunktioner som utvecklas om och om igen i olika varianter på varenda företag. Och bara för att ingenjörerna som skrivit verktygen ofta är stolta över sina verk så är det sällan något som avslöjar företagshemligheter eller ger konkurrenterna fördelar. Tvärtom brukar de interna verktyg med tiden bli ett ok eftersom det inte finns någon utanför företaget som kan hjälpa till med utvecklingen.

När Rob Taylor från ChipFlow äntrar scenen gör han observationen att ungefär hälften av alla presentationer under dagen kom från talare som använde öppet kisel i sitt dagliga arbete. Rob Taylor är medgrundare av ChipFlow, som vill vara en ledsagare för alla de företag, framförallt i Europa, som skulle vilja börja göra chip, men inte riktigt vet var de ska börja. Rob Taylor säger att en stor del av arbetet de har gjort hittills har bestått i att berätta för företag att de faktiskt kan göra chip överhuvudtaget. 

ChipFlows lösning är en Pythonbaserad plattform som kan bygga ihop chip från en användarbeskrivning där kunden kan stoppa in sin mjukvara som ska exekveras på chipet. Där finns även en webbaserad grafisk miljö för att pussla ihop en chiplayout, med målet att göra processen så enkel som möjligt för förstagångskiselmakare som har en idé och specifikationer men ingen tidigare kunskap. I bakgrunden finns IP-bibliotek och verktyg för att kunna generera underlag hela vägen från simulering till paketeringen av de färdiga chipen. I förlängningen ska även tredjepartsföretag kunna haka in sig och sälja sina tjänster, verktyg och IP-block genom ­plattformen. Till en början kommer detta främst att vara tillgängligt för digitala ­designer, men analoga chip är tänkt att stödjas i ett senare skede. Tillverkningen kommer att ske med både öppna och proprietära tillverkningsprocesser och initiala fokusområden är automotive, industri och IoT.

ChipFlow räknar även med att bli ett av teamen, och det enda med fokus på öppna verktyg, inom Design Platform. Design Platform är ett EU-initiativ inom CHIPS Act som fokuserar på att bygga en molnplattform där EDA-tillverkare, IP-leverantörer, foundries och användare ska kunna möta varandra och på göra det enklare för europeiska företag att bygga chip. Integration med FuseSoCs IP-plattform finns också bland framtidsplanerna.

Mer om EuroCDP, EU:s Cloud Design Platform, får vi höra från Macarena Martinez som är med i gruppen som koordinerar plattformen. Förutom verktyg, IP och PDK för att ta fram chip är plattformen även tänkt att erbjuda utbildning och support för företag som tar sina första trevande steg. Plattformen ska stödja både öppna och proprietära komponenter på lika villkor. Den öppna delen av EuroCDP, som Macarena Martinez är på plats för att prata om, är tänkt att täcka samma områden som de proprietära alternativen, vilket innefattar analogt, RF, mixed-signal, digital och fotonik. För dessa ska det finnas öppna PDK:er, verktyg och IP att utgå från. Koordinatorgruppens uppgift i första läget är att genomlysa öppna verktyg och IP för att säkerställa att de håller hög kvalitet samt hitta eventuella luckor som behöver fyllas. Detta arbete kommer till stor del att bygga på utkomsten från ODE4EC, ett €60-miljoners EU-projekt för att stärka öppna EDA-verktyg, vilket har engagerat de flesta som arbetar med öppet kisel i Europa.

Den svenske USA-emigranten Andreas Olofsson börjar med att lyfta ett känt problem. När antalet transistorer i ett chip börjar räknas i miljarder så ökar obevekligen komplexiteten i varje steg av chiputvecklingen. Och eftersom det inte finns ett enskilt problem att lösa måste man kavla upp ärmarna och ta sig an alla utmaningarna. Under sin tid som programchef på DARPA såg han till att adressera några av dessa genom POSH- och IDEA-projekten, som bland annat gjöt liv i verktyget OpenROAD och ligger till grunden för en stor del av det ekosystem kring öppen ASIC-design vi ser idag. 

Efter att ha lämnat DARPA fortsatte Andreas Olofsson att tänka på dessa frågor, och det närmaste han såg en universallösning var chiplets, vilket fick honom att starta sitt bolag ZeroASIC. Att hålla sig till ett ämne låg dock inte i korten för Andreas Olofsson, och ZeroASIC är numera dessutom ett FPGA-bolag som Xilinx och Altera. 

En viktig skillnad är dock att ZeroASIC erbjuder en öppen standard för att skapa FPGAer. En stor motivation för detta är att undvika single sourcingproblemet som är ett gissel för FPGA-användare. Med en öppen standard kan vem som helst bygga en kompatibel FPGA vilket skapar trygghet för företag där det är viktigt med långa livslängder och alternativa leverantörer. 

ZeroASIC själva tänker erbjuda färdiga standardiserade FPGAer som chiplets i framtiden. Andreas Olofsson passar också på att ge en känga till de stora FPGA-aktörerna för att de är så usla på att öppna upp sina specifikationer medan ett litet företag som hans väljer att göra detta.

Förutom en öppen standard för FPGAer erbjuder ZeroASIC en myriad verktyg för verktygsflöden, chip-till-chip-kommunikation, CPU:er, emulering – och i princip allt detta som öppen källkod. Andreas Olofsson har fått höra att ZeroASIC är åtta startups i ett företag.

Olof Kindgren är aktiv inom öppen hårdvara som utvecklare, som styrelsemedlem i FOSSi Foundation och som ambassadör för RISC-V International, med mera. Han jobbar på svenska utvecklingsbolaget Qamcom. Texten är tidigare publicerad i branschtidningen Elektroniktidningen.

Sammanfattningsvis kan vi konstatera att öppet kisel har tagit ytterligare ett steg framåt och gått från att vara en spännande teknik med möjligheter till att bli en angelägenhet på storpolitisk nivå. Vi ser också se de första frukterna från de frön som har såtts under åren i form av nya uppstartsbolag som kan ta sitt kunnande inom ett teknikområde och omvandla dessa till kommersiella produkter. Chipdesign är fortfarande dyrt och svårt, men trösklarna sjunker och vi hoppas att detta markerar starten på ett bördigt chiputvecklingslandskap i Europa.