JavaScript is currently disabled.Please enable it for a better experience of Jumi.
Att spara effekt med hjälp av multispänning kräver verktygsstöd hela vägen från RTL till signoff, skriver Knut Dalkowski på Synopsys.
Multispänningskonstruktion är en allt vanligare teknik för att reducera effektutvecklingen i komplexa systemkretsar. Den dynamiska effektförbrukningen är proportionell mot matningsspänningen i kvadrat, vilket förklarar det självklara intresset för att om möjligt reducera spänningen i en konstruktion.
Med utvecklingen mot mindre geometrier blir statisk effektutveckling – även kallad läckströmmar – en betydande komponent i kretsens totala strömförbrukning.

Multispänningskonceptet går ut på att minimera matningsspänningensnivån närhelst det är möjligt. I stället för att arbeta med en jämn strömtillförsel kan multispänningsenheten temporärt omfördela matningen till lämpligare spänningsnivåer beroende på uppgift och funktioner. Ansatsen kräver kontroll över kraftförsörjningens spänningsnivåer så att prestandakraven matchas.

Statiska multispänningskonstruktioner är uppdelade i avgrändade effektområden, som vart och ett antingen är helt avstängt eller arbetar vid en fast driftspänning. Isoleringsceller (ISO) används för att ställa in en icke-flytande utgångssignal på utsidan av effektområdets gränssnitt när delar av logiken är avstängd. Om spänningsnivåerna ändras mellan effektområdena måste påslagna nivåskiftare (ELS, enabled level shifters) eller en kombination av ISO-celler och nivåskiftare (LS) användas.
I en statisk enkelmatad konstruktionstil används en enda strömförsörjning för hela konstruktionen, trots att några logiska block kan stängas av. Dessa logiska block kan endera ha en switchad variant av strömnät eller en helt separat strömförsörjning, som kan bli switchat externt till chippet. Blocken som kan slås av måste isoleras från den aktiva logiken med ISO-celler för att man ska vara säker på att utsignalerna är fixerade.

Det är viktigt att avgöra vilka signaler, om några, som är aktiva då ett effektområde slås av. Dessa kan bli styrsignaler för att bevara registerinnehåll eller strömomkopplare. Syntesverktyget måste känna igen sådana signaler som ska vara “alltid-på” eller klara effektområdesmedveten syntes. Dubbelförsörjningsbuffrar med en speciell ”Alltid-På” strömstiftsanslutning kan användas för att driva dessa områden.

Enheter i MTCMOS (multi-threshold CMOS) kan användas för att stänga ner blocken i multispänningskonstruktioner. Areabaserade strukturer eller ringstrukturer används för att placera strömswitcharna.

I en statisk multimatad konstruktion, arbetar olika block med olika spänningsnivåer, och några av dessa block kan stängas av. Denna stil kräver både nivåskiftning och signalisolering, som skapas genom att använda endera ELS-celler eller en kombination av ISO och LS-celler. Om block som körs vid olika spänningar kan anslutas utan en LS-cell, mäter timingmotorn nätfördröjningar och övergångstider enligt spänningsnivåerna på var sida av spänningsgränssnittet.

Dynamisk spänningsskalning tillåter spänningsnivån att variera under gång för att möta kretsens och systemets dynamiska prestandabehov. När spänningen ändras så skalas frekvensen för spara dynamisk effekt. Denna kombinationen av skalningstekniker kallas dynamisk spännings- och frekvensskalning och  kräver teknik som klarar att analysera och optimera konstruktionen över många olika villkor för driften och funktionen. Bild 1 visar olika tekniker för multispänningskonstruktioner.

Att bevara den effektbesparande meningen med en multispänningskonstruktion kräver att konstruktören och verktygen genom hela RTL-utvecklingen förutspår vissa fysiska implementeringsdetaljer. Effektområden och deras hierarkiska designinnehåll, spänningsmatningsanslutningar, avstängningsstyrning och den stil man valt för effektmaningen, så väl som isolering kan specificeras på en fil som medföljer konstruktionens RTL.

Då kan konstruktörerna specificera och verifiera effektmålen så tidigt som vid logikkompileringen av RTL-koden, för att försäkra sig om att målen stämmer med den slutgiltiga fysiska implementationen. Under implementationen styrs då automatiskt sådant som gränssnitten till effektodmänerna, nedstängningarna, ”alltid-på”-anslutningarna, isuleringen och nivåskiftcellerna utifrån effektspecifikationen.

Industriformatet Unified Power Format (UPF) 1.0 har tagits fram just för att fånga och bevara vad konstrktören avser med sin effektkonstruktionen. UPF kan specificera multispänning och effektstatus i ett format som kan användas genom hela flödet, från RTL tills underlaget lämnas till kretsfabriken (signoff).

Effektspecifikationsfilen används av Synopsysplattformana Galaxy Implementation och Discovery Verification. Den kan laddas, uppdateras och sparas i takt med att implementeringen går framåt. Information om konstruktionens effekt kan specificeras såväl uppifrån och ned som nedifrån och upp, vilket gör att filer med effektavsikt kan utvecklas i samband med hierarkiska block. På så sätt kan
IP-byggare utveckla och skicka effektavsiktsfiler tillsammans med IP-block.

Synopsysplattformen Galaxy Design hanterar på ett flexibelt sätt multispänning genom hela konstruktionsflödet, från RTL till signoff. Konstruktörerna kan ange vilken typ av multispänning de vill anvanda under RTL-fasen, och denna information styr sedan hela konstruktionsgenomförandet och förtydligas under resans gång. Plattformen, byggd på verktygen IC Compiler, Design Compiler och PrimeTime, klarar att hantera spänningsgränssnittscellerna. Verktygen kan implementera, styra och kontrollera multispänningskonstruktioner med avseende på timing, testning, placering, optimering och sign-off.

En nyckelteknik för att kunna automatisera multispänningskonstruktioner kallas MCMM-optimering (multi-corner, multimode optimization). Med tekniken minimeras antalet iterationer och tiden till konvergens.  

Biblioteket för multispänning måste stödja en lång rad driftvillkor och sålunda innehålla element som karaktäriserats på en lång rad punkter. Galaxyplattformen kan antingen använda bibliotek med icke-linjära fördröjningar och effektmodeller (NLDM/NLPM) eller med de senaste så kallade CCS-modellerna (Composite Current Source). Även open-source-formatet Liberty kan användas för att att modellera multispänningsgränsceller. Galaxyverktygen känner igen LS-, ELS- och ISO-celler bland andra bibliotekselement.

Logiksyntesverktyget Design Compiler klarar multispänningssyntes uppifrån och ner. Alla syntesoptimperingar och algoritmer är medvetna om effektkraven, och utförs parallellt. Med hjälp av topografisk teknik uppskattar Design Compiler effektåtgången i en multispänningskonstruktion med en noggrannhet på 10 procent jämfört med efter layouten. Verktyget lägger in alla nödvändiga specialceller (som ISO och ILS) under syntesens gång och optimerar dem med avseende på hela konstruktionen.

Eftersom ISO- och ELS celler ändrar konstruktionens funktion kan man undvika ekvivalenstäckningsproblem och försäkar sig om att hänsyn tas till fördröjningen i dessa celler genom att specificera isoleringen i en UPF-fil eller som del av RTL-koden. I verktygen Design Compiler och IC Compiler finns kommandon för att sätta in LS-celler av buffertyp, såväl på RTL-stadiet som i nätlistan. Även inkrementell LS-insättning stöds eftersom portar kan ändras under implementeringen. En “rör-ej”-inställning läggs automatiskt på nät som inte får buffras, för att undvika nya signalnivåfel.

I konstruktionsarbetet för testsyntes måste multispänningskontruktörer ta extra hänsyn när scan-kedjorna läggs in. Här kan DFT Compiler komma till sin rätt – det känner igen effektområdena, specialcellerna och de olika driftvillkoren. I ett IC Compilerbaserat flöde rekommenderas att scan-kedjorna vävs in under logiksyntesen, för att sedan omarrangeras under den fysiska implementeringen. Om två eller fler effektdomäner delar scankedja kommer DFT Compiler då att minimera antalet gemensamma punkter.

Vid ytplanering (floor planning) av en multispänningskonstruktion krävs i första hand att man skapar spänningsareor och multispänningsmatning, att MTCMOS-switchceller sätts in och att man därtill gör en kraftnätsanalys.

IC Compiler kan skapa spänningsområden utifrån informationen av effektavsikten. En snabb placering kan köras för att utröna lämpliga placering av spänningsareorna. Med särskilda matningsledarkommandon skapas ett rudimentärt matningsnät för spänningsområdena. Kraftnätsanalysen ger den information om spänningsfall och elektromigration som behövs för ytplaneringen.

Timingoptimeringen i IC-Compiler håller ordning på spänningsareorna. Den optimerar timingen genom tillägg i den logiska hierarkin, och tar då hänsyn till timingen i spänningsarean och areans yttre gräns.

Med MCMM-tekniken analyseras ett stort antal scenarior, och konstrutionen optimeras parallellt för samtliga dessa driftlägen. Ett scenario kan handla om en funktionell metod, ett tillståndshörn eller en kombination därav.

Konstruktionen kan optimeras samtidigt för olika kombinationer av driftspänningar som var och en används vid olika klockfrekvens. På så sätt undviks de konvergensproblem som kan uppstå vid sekventiell optimering.  

Även klockträdssyntesen i IC Compiler kan ta hänsyn till flera spänningar. Klockträdssyntesen känner igen spänningsareorna och skapar klockträdet nedifrån och upp. När klockträdet förgrenat sig till varje spänningsområde så kopplar syntesverktyget samman dessa grenar vid klocknätets rot.
IC Compiler kan också skapa ledningar från givna kretsben för sekundär strömförsörjning och reservkraft till enskilda multispänningsceller, som nivåskiftare och dubbelmatningbuffrar. Konstruktören styr vilka metallager som ska användas, dess bredd och hur benet ansluts.

Även ledningsdragningen är multi-spänningsmedveten, känner igen spänningareorna och leder därför alla nät som hör till spänningsarean inom effektområdets gränser. Timingfunktionerna i IC Compiler och Primetime väger också in hur spänningen påverkan timingen under överhörningsanalyser.

Med avancerade multispänningskonstruktioner introduceras spänning som en ny dimension för verifiering. Verktyget Discovery Verification är avsett för att just verifiera effekthanteringslösningar me stöd för industristandardformat som bevarar konstruktörnas avsikter. Tillsammans med VCS kan MVSIM simulera beteende som tar hänsyn till spänningen och tillåter spänningsmedveten Boolesk analys. Konstruktörerna kan därför hitta buggar som beror på effekthanteringen - buggar som logiksimulering missar. Simulatorn hanterar nedstängning, “power gating”, signalbevarande, dynamisk spännings- och frekvensskalning, överkorsningsförvanskning, isolering och andra multispänningsvillkor. Modeller för spännigsregulatorer ingår.

MVRC är ett verktyg för vektorlös analys av effekthantering som används i konstruktioner och spelar en nyckelroll när man avgör om en konstruktion är färdig för sign-off. Multispänningskonstruktioner kan också verifieras formellt med verktyget Formality Equivalence Checker. Användningen måste dock förberedas genom att läsa in lämpliga teknologibibliotek inklusive LS- och ISO-celler såväl som avsiktspecifikationerna.

Slutsats. Att implementera multispännningskonstruktioner kräver ett konstruktionsflöde som bevarar medvetandet om de olika spänningarna och den effektbesparande avsikten av dem genom genom hela flödet. Synopsysplattformen Galaxy Design stöder ett flertal avancerade lågspänningstekniker och teknologier. Det gör det möjligt för konstruktörer att automatisera multispänningsimplementeringen från RTL till sign-off. Genom att garantera konsistens från RTL till kisel minskas antalet iterationer och produktiviteten ökar.

Avancerad multispänningskonstruktion introducerar spänning som en ny dimension för verifiering. Plattformen Discovery Verification hanterar dessa nya verifikationsutmaningar från RTL till sign-off. Tillsammans med partner i industrin arbetar Synopsys även med partners för att utveckla IP, modeller och flöden som stöder lågspänningskonstruktioner.
MER LÄSNING:
 
SENASTE KOMMENTARER
Kommentarer via Disqus