About / Advertise
Det EU-finansierade Pullnano-konsortiet, där Chalmers är svensk deltagare, rapporterar att man lyckats utveckla en fungerande CMOS SRAM-demonstrator med 32-nanometersteknik.
Det FP6-finansierade Pullnano-konsortiet har tillverkat en fungerande SRAM av MOS-transistorer vars arkitektur skiljer sig avsevärt från 45-nanometerstransitorer. Transistorerna har baserats på så kallad FDSOI (Fully Depleted Silicon On Insulator), en dielektrisk grindstack med högt K-värde och en en-metallselektrod. 
Luftgap i svepelektronmikroskop
Parallelt har konsortiet utvecklat simulerings- och modelleringsmetoder för att kunna förutspå hur väl 32- och 22-nanometers CMOS kommer fungera.
– 32-nanometersgenerationen blir en brytpunkt för halvledartillverkarna eftersom vi jobbar med lager som bara är några atomer tjocka, där de kvantmekaniska effekterna blir allt viktigare, säger Gilles Thomas, chef för ST Microelectronics forskningssamarbeten och koordinator för Pullnanoprojektet, i ett pressmeddelande.
– Att industrialiera 32- och 22-nanometersgenerationerna kommer kräva djup förståelse både av fysiken de mest avancerade modellerings- och simuleringsverktygen, och Pullnano ligger långt framme i att utveckla dessa, säger han.
Pullnano är ett konsortium där 38 europeiska organisationer ingår, såväl chiptillverkare som forskningsinstitut, universitet och små- och medelstora företag. Förutom ST Microelectronics deltar bland andra NXP Semiconductors, Freescale, NXP, Philips Electronics, Infineon och ett antal universitet som Chalmers, tekniska högskolan i Schweiz (ETH), universitetet i Glasgow, universitetet i Liverpool och Atens nationella tekniska universitet.
