Byggblock för framtida LTE-mottagare visas i San Francisco
Det belgiska forskningsinstitutet Imec har tillsammans med japanska Renesas utvecklat en AD-omvandlararkitektur som siktar på en plats i framtida telekommottagare. Duon pekar på en rekordlåg effektförbrukning i förhållande till omvandlarens snabbhet och upplösning.Prototypen som Imec och Renesas utvecklat är tillverkad i 40 nm CMOS och upptar en kiselyta på bara 0,066 mm2. Det handlar om en modifierad SAR-arkitektur ( SAR, eller Successive Approximation Register) som är nästan helt digital. Det enda analoga byggblocket är komparatorn.
Traditionellt är SAR den AD-omvandlararkitektur som är mest effektiv om man tittar på energiförbrukning och yta. Den används däremot vanligtvis i tillämpningar där kraven på upplösning och hastighet inte är speciellt hög.
Omvandlaren som nu presenteras på ISSCC 2012 klarar 250 MSa/s, vilket är klart högre än vad SAR-arkitekturen tidigare skruvats upp till. I framtida LTE- och Wifi-mottagare är också snabba AD-omvandlare väsentliga, då bandbredden är hög. Det är just denna sektor som Imec och Renesas siktar på med sin nya AD-arkitektur.
Effektförbrukningen är också en viktig ingrediens i framtida telekommottagare.
Prototypen, som har 11 bitars upplösning, drar 6,9p Joule per omvandling. Den förbruka således cirka 70 µW vid 10 MSa/s och cirka 1,7 mW vid 250 MSa/s. Inget annat ip-block i form av en AD-omvandlare ligger i närheten av detta, hävdar Imec och Renesas.
Linjäritetsmåtten INL (integral nonlinearity) och DNL (differential nonlinearity) anges till 0,8/-0,5 och 1,1/-1,5 LSB. Dynamisk prestanda anges som 62dB SNDR (Signal-to-noise and distortion ratio) vid 10 MSa/s och 10 effektiva bitar (ENOB).