– Vi kan flytta en konstruktion från algoritmer till chips på bara åtta veckor. Det gör vi genom att skapa en en lämplig RTL-kod genererad från C-kod för system-på-kisel (SoC), säger Satish Padmanabhan, CTO på Algotochip, vars EDA-verktyg påstås kunna skapa all nödvändig mjukvara, hårdvara samt firmware utifrån C-kod och testvektorer.
Satish Padmanabhan är mannen bakom Algotochip. Tidigare har han bland annat arbetet som chefsarkitekt på ZPS, där han skapade den första superskalära digitala signalprocessorn. För två år sedan grundade han Algotochip, efter att ha rekryterat mjukvaruexpertis från bland annat Apple.
Hittills kan företaget bara ge exempel på en kund som nyttjat dess konstruktionsmetodik. Det är tyska Mimoon som konstruerat en produkt, en så kallad LTE UE PH, med hjälp av Algotochip
– Att göra en LTE-lösning var förmodligen den svåraste utmaning vi kunde ta och det har gått bra. Just nu arbetar vi dessutom med en handfull designer som kommer att annonseras under det närmaste kvartalet, säger Satish Padmanabhan.
Kretsen till Mimoon tillverkades till att börja med både i en 90 nm och en 40 nm process hos TSMC, men valet föll slutligen på den förstnämnda 90nm-varianten.
Viktigt att poängtera är att kunden äger designen fullt ut, påpekar Algotochip. Den resulterande GDSII-designen (Graphic Data System II) – från vilket ett EDA-system skapar den fil som sedan skickas till exempelvis TSMC – samt allt ip ägs alltså av kunden.
– Vill man använda en licensierad kärna från exempelvis Arm går det också bra, medan eventuella analoga block är något som kunden måste tillhandahålla själv, påpekar Satish Padmanabhan.
Algotochip hävdar också att den egna arkitekturen har god kontroll på läckströmmar samt att den fungerar med andra tekniker förutom SoC, såsom DSP, asic, assp och snart även FPGA.