Verifieringsmetodiken AVM går ut på att minimera den nödvändiga testkoden genom att förena avancerade verifieringsmetoder, som ”constrained-random stimulus”, funktionell täckning och ”assertions” på transaktionsnivå. Metodiken är objektorienterad och från grunden gjord att arbeta med de moderna konstruktionsspråken System C och System Verilog. Konkurrerande språk som ”e” och Vera, pådrivna av Cadence och Synopsys, klarar inte dagens krav, enligt John Lenyo på Mentor. För att stödja användningen av AVM har Mentor tagit fram en lärobok i ämnet plus klassbibliotek, implementationsexempel och annan programvara i form av öppen källkod att laddas ned från Mentors hemsida.
Med AVM delas konstruktionen in i en testvänlig arkitektur. Samma arkitektur speglas i Mentors nya verktyg för ändamålet, Questa 6.2. Här ingår en simulator, en randvillkorslösare (constraint solver), en ”assertion engine” och analys för funktionell täckning. Alla jobbar mot samma databas, vilket enligt Mentor gör det enklare att mäta hur långt verifieringen gått, och huruvida en ny simulering eller annan verifieringsansats verkligen letar efter buggarna på rätt ställe. Just förmågan att mäta täckningsgrad är den viktigaste nyheten i Questa 6,2, jämte stödet för fem språk: System C, System Verilog, VHDL, Verilog och PSL.
För att öka användarstödet och därmed möjligheterna för metodiken och verktygen att slå igenom har Mentor även bildat en globindustrigrupp, kallad QVP, Questa Vanguard Program. Häri ingår drygt 25 företag, däribland såväl andra verktygsleverantörer som IP-leverantörer och konsulter med kompetens inom verifiering i allmänhet och AVM i synnerhet.