Korten används av asickonstruktörer som vill verifiera sina skapelser. Asickonstruktionen laddas då ned i FPGA-kretsarna, varpå kortet beter sig precis som asicen skulle gjort. Det går visserligen inte fullt så fort - i praktiken kan konstruktionen sällan klockas med mer än 125 MHz, men i gengäld finns en rad funktioner för avlusning, konfigurering och självtest.
Flaskhalsen för hastigheten sitter i FPGA-erna. På kortet finns stöd för LVDS-signalering upp till 1 Gbit/s, och lokala delar av konstruktionen kan klockas med upp till 250 MHz.
Den nya familjen heter Haps 50, och det första kortet - Haps 52 - innehåller två stycken Virtex 5 LX330, de största FPGA:erna som Xilinx säljer i volym i dagsläget. Trots att kortet "bara" innehåller två av dessa FPGA:er så klarar det asicar med upp till 4 miljoner asicgrindar. Tidigare har bolaget alltid lanserat versioner med fyra FPGA-kretsar som första familjemedlem, så gissningsvis kommer en sådan version senare, som då torde klara uppemot 8 miljoner asicgrindar. Behövs mer kan såväl nya och gamla kort staplas på varandra, företaget hävdar att asicar med 30 miljoner grindar inte är några problem.
Nykomlingen har fler in- och utgångar, snabbare kommunikation mellan FPGA-kretsarna samt en global buss. Tidigare generationer har kunna hantera flera olika spänningar på kortet och därtill olika klockor. Den nya generationen har bättrat på dessa förmågor - Haps 50 klarar åtta olika spänningar och 96 olika klockor, varav 12 kan vara globala.
Säkerhetsfunktioner från tidigare generationer finns kvar, som kryptering av konstruktionen, temperatursensor, värmestyrda fläktar och inbyggda självtester av kortet.
Nytt är också samverkan med EDA-bolaget Synplicity, i syfte att ta fram ett helt nytt verifieringssystem där Hardi står för hårdvaran och Synplicity för mjukvaran. Synplicitys verktyg Certify och Total Recall är centrala i sammanhanget. Detta system är tänkt att hantera hela konstruktionsflödet, från partitionering, syntes, placering och ledningsdragning till debuggning.