Synopsys kraftsamlar för lågeffekt

Synopsys har samlat sina verktyg och sin kompetens inom konstruktion för låg effekt inom en ram kallad Eclypse. Här ingår både gamla och nyutvecklade verktyg, plus konsulttjänster och utbildning.

EDA-jätten Synopsys har i många år utvecklat verktyg som hjälper konstruktörer att minska strömförbrukningen. Dess första syntesverktyg med möjlighet att optimera för låg effekt lanserades 2004. Sedan dess har företaget i rask takt utvecklat en rad olika hjälpmedel för ändamålet och säljer idag ett 20-tal produkter som var och en på sitt sätt hjälper konstruktören att minimera strömförbrukningen i sin konstruktion.

I sin senaste lansering ingår en handfull nyheter, och dessutom har hela erbjudandet förpackats om i ett ramverk kallat Eclypse.

- Idag frågar så gott som alla våra kunder om låg effekt, och hälften av dem anger att det är deras största problem. Men de har väldigt olika behov. Några gör enklare saker som att grinda klockor (clock gating) eller att använda två spänningar på samma chips. De som ligger i frontlinjen grindar även spänningar eller har dynamisk spänningsskalning på olika delar av chipset, säger George Zafiropoulos som är marknadschef för dessa produkter.

Eclypse ska svara upp mot alla dessa behov, även om George Zafiropoulos medger att nybörjare och medelkunniga lågeffektkonstruktörer kan ha mer att hämta på själva ramverket och metodiken än de riktigt erfarna kunderna.

I paketet ingår verktyg för specifikation och analys av konstruktionen, automatisering av konstruktionsflödet och därtill konsulttjänster och utbildning. Alltihop bygger på formatet UPF, Unified Power Format, som Synopsys länge legat i bräschen för och som nu ser ut att ha nått stadiet industristandard. Det stöds av alla större EDA-bolag utom Cadence, och därtill av en rad halvledar- och andra elektronikbolag. UPF har standardiserats av Accellera och är på väg att standardiseras även av IEEE inom något år eller två.

Flödet i Eclypse går hela vägen från hård- och mjukvarukonstruktion och IP-bibliotek via "effektmedveten" simulering för såväl analoga som digitala delar till lika "effektmedveten" verifiering. Med effektmedveten avses att verktygen känner igen vilka konstruktionsåtgärder som vidtagits för att minimera strömförbrukningen, och inte ändrar på dessa under syntes och verifiering.

Bland nyheterna märks förbättrad klockträdssyntes, inom ramen för syntesverktyget IC Compiler. Klockträdet kan stå för 30-50 procent av strömförbrukningen, och att optimera det med avseende på både strömförbrukning och yta är en svår manuell konst som Synopsys nu automatiserat. Förbättringen ger 10-20 procent minskad strömförbrukning, enligt företaget.

En annan nyhet är ett verktyg för att optimera vilka spänningar som ska slås på, var switcharna placeras som gör detta, samt hur många sådana switchar som behövs. Med flera tiotals effektdomäner på ett chips är det en snudd på omöjlig uppgift att göra manuellt. Med det nya verktyget får konstruktören ett antal scenarior att välja mellan, som kan ge mellan 5 och 10 procent effektbesparing.

Även på verifieringsområdet finns nyheter. Dels en förbättrad möjlighet att simulera kretsar med flera spänningar, och dels en formell regelkontroll för multispänning. Därtill har företaget infört vad man kallar "power assertions", alltså formella metoder att hitta buggar som påverkar strömförbrukningen.