Vilken arkitektur morgondagens DRAM i gigabitstorlek kommer att ha är ett stort frågetecken just nu. Blir det staplade eller nedgrävda kondensatorer som ger bäst resultat? Kan en vertikal transistorstruktur vara lösningen?


Dilemmat är att dagens DRAM-cell inte kan skalas i samma takt som processen då geometrierna krymper. En av de största utmaningarna för minnestillverkarna är därför att ta fram en mindre, skalbar cellstruktur utan att för den skull göra avkall på minnets prestanda.

Hur man bäst uppnår detta är minnestillverkarna inte ense om. Infineon och IBM Microelectronics har under många år gemensamt utvecklat DRAM med så kallad trechstruktur, som innebär att man gräver ned kondensatorn under själva chipsytan.

Redan för ett drygt år sedan visade företagen upp världens första kisel på 1 Gbit. Även Toshiba har varit inblandad i utvecklingsarbetet, men företaget hoppade av samarbetet i och med att 256 Mbit-generationen tagits fram.

För Infineon och IBM gav det första gigabitminnet däremot bara en försmak av vad trechstrukturen kan åstadkomma framöver. Men istället för att fortsätta i samma riktning som de flesta andra minnestillverkare - som utvecklar plana transistorstrukturer - ingick företagen i höstas ett nytt avtal med mål att utveckla gigabitminnen med vertikal transistorstruktur (se figuren).

Strax före årsskiftet kunde duon visa upp det första gemensamma vertikala alstret: en 1 Mbit-testmatris tillverkad i 0,175 μm.

Orsaken till att Toshiba hoppade av samarbetet med Infineon och IBM var att företaget inte tror på trenchstrukturen. Istället föredrar Toshiba - likt nära nog hela övriga minnesindustrin - en staplad kondensatorarkitektur.

Motståndarna till trenchstrukturen menar att det kommer att bli hart när omöjligt att "gräva diket" (trench) då dimensionerna krymper. Infineon och IBM hävdar dock att de kan klara den utmaningen. Samtidigt medger företagen att svårigheterna ligger i att se till att det inte uppstår några defekter i kislet när man gräver diket, samt i att hitta eventuella defekter som finns i kislet.



Nya material kan vänta


Å andra sidan hävdar de att trenchstrukturen är lättare att föra över till inbyggda minnen, som ju kräver mer komplex ledningsdragning än diskreta minnen. Genom att kondensatorn ligger nedgrävd blir det enklare att åstadkomma en slät kiselyta, därmed blir det också lättare att addera extra metallager som krävs när minne och logik integreras.

Ytterligare en fördel med trenchtekniken är att man inte behöver föra in nya material förrän processgeometrierna kryper under 0,1 μm. Först därefter krävs det nya material för att kunna göra tillräckliga kapacitanser. De som utvecklar minnen med staplade kondensatorer måste däremot redan nu börja föra in nya material.

Samsung Electronics funderar exempelvis på att införa tantalpentoxid i kondensatorerna i sin 0,13 μm-generation. Allt för att på så sätt kunna bli en av de första tillverkarna som kan erbjuda 1 Gbitminnen i produktionsvolymer. Andra tillverkare menar att de förmodligen måste vänta till 0,11 μm-generationen innan de kan tillverka minnen i gigabitstorlek.

I Japan märks dessutom ytterligare en tydligt trend. Där har minnestillverkarna börjat bilda allianser för att med större kraft kunna fokusera på utvecklingen av just DRAM i gigabitstorlek. Framför allt vill man ta igen förlorad mark från trion Samsung, Hyundai och Micron Technology.

Under det senaste dryga året har partnerskap formats mellan Fujitsu och Toshiba, Mitsubishi och Matsushita samt NEC och Hitachi. Ryktet säger dock att NEC inte längre satsar på att ta fram inbyggda DRAM. Istället lägger företaget sina resurser på att ta fram en SRAM-cell med fyra istället för sex transistorer som skall bli företagets standard för inbyggda minnen.



Två transistorer i cellen


Ytterligare ett intressant DRAM-samarbete är det mellan forskare hos Hitachi och Cambridges Universitet. Tillsammans utvecklar de en vertikal arkitektur - kallad PLEDM (Phase-state Low-Electron number Drive random access Memory) - som bygger på en minnescell med två transistorer där den ena integreras vertikalt under den andras gate. Det kan jämföras med traditionella DRAM-celler som består av en transistor och en kondensator.

Fördelen med den nya cellen är att den dels är skalbar, dels kan tillverkas i en vanlig logikprocess. Dessutom är det i princip möjligt att använda den i framtida snabba icke-flyktiga minnen, såsom flashminnen, självklart förutsatt att cellen först modifieras.

Hitachi påstår att ett allra första labbprov på en 64 k ¥ 64 k-bitars DRAM- matris kommer att dyka upp när som helst. Samtidigt säger företaget att minnen baserade på den nya DRAM-cellen kommer att finnas i produktion redan till år 2004.

Anna Wennberg