Integrerad L2-cache, multimediainstruktioner och vliw är olika sätt att öka prestandan hos morgondagens mikroprocessorer.


(San José, Elektroniktidningen)

Att halvledarindustrin just nu genomlider den värsta lågkonjunkturen i mannaminne var inget som märktes på Microprocessor Forum i San José, som gick av stapeln i förra veckan.

Den årliga konferensen - dit de mikroprocessorintresserade bokstavligen vallfärdar - samlade runt tusen deltagare. Optimismen bland talarna var lika stark som Kaliforniens mytomspunna solsken.

Nytt för i år var att inbyggnadsprocessorerna fått en egen konferensdag kallad Embedded Processor Forum. Till nästa år kommer inbyggnadsprocessorer att tas upp på en helt egen konferens som är planerad till första veckan i maj.

Modeordet på årets Microprocessor Forum får nog sägas vara vliw, very long instruction word. Vliw ses av många som en möjlighet att ytterligare öka prestanda, nu när exekveringsvägen (pipeline) börjar nå mellan 10 och 15 steg i de mest avancerade processorerna. Ännu längre exekveringsväg ger snarare en minskning än en ökning av prestanda.

Vliw-arkitekturen höjer prestanda genom att flera instruktioner utförs parallellt. För att lyckas med detta i verkliga tillämpningar ställs det mycket höga krav på kompilatorn. Även superskalära processorer försöker göra saker parallellt, men i dessa är det vid instruktionsavkodningen som det avgörs hur stor del av uppgifterna som kan utföras parallellt.

Intel och Hewlett-Packard avslöjade redan i fjol att Merced, deras gemensamma 64-bitarsprocessor, blir en vliw-processor även om företagen föredrar att kalla arkitekturen för EPIC. Konkurrenterna Compaq (fd Digital) och Sun är skeptiska till att vliw verkligen ger någon reell prestandaökning. Sun fortsätter därför in i nästa århundrade med skalär teknik medan Compaq bygger vidare med sin superskalära lösning.

Några som dock tror helhjärtat på vliw-arkitekturen är DSP-tillverkarna. Under konferensen presenterade Analog Devices vliw-DSPn Tigersharc med imponerande 2 000 miljoner operationer för 16-bitars data. Lucent och Motorola, som slog sina DSP-påsar ihop i somras, nedkom med Starcore även den en vliw-arkitektur. Siemens presenterade DSP-kärnan Carmel med vliw-arkitektur, medan Texas Instruments, marknadsettan på DSP, sedan tidigare är inne på samma spår.



Gränserna suddas ut


Samtidigt som signalprocessorerna lånar drag från risc- och cisc-världen utrustas vanliga processorer i allt högre grad med olika tillägg som gör dem signalprocessorlika. Först ut i x86-lägret var Pentium med MMX-tillägget som gav processorn SIMD-instruktioner, Single Instruction Multiple Data. Nästa år kommer MMX2, eller Katmai New Instructions, KNI, som Intel föredrar att kalla det. Tillägget ger bättre flyttalsprestanda och fler register.

Framför Intel i spåret ligger dock AMD som redan i somras lanserade 3DNow, ett liknade tillägg som KNI om än inte lika kraftfullt. Även Cyrix och IDT har sällat sig till 3DNow-lägret. Om bägge instruktionstilläggen kommer att överleva är svårt att säga, helt klart blir det besvärligare för programutvecklarna med två konkurrerande läger.

I slutet av året kommer också Motorolas svar på MMX och KNI när fjärde generationen av PowerPC, G4, kommer i produktion. G4 får ett antal nya instruktioner kallade Altivec som kan bearbeta 128 bitar breda data. Prestanda för till exempel ett FIR-filter ökar nio gånger och för ett medelvärdesbildande filter 11 gånger enligt Motorola.

Många av inbyggnadsprocessorerna har också fått multimediatilllägg. De är inte lika generella utan oftast avsedda för specifika tillämpningar. MAC- instruktionen (multiplicera & addera) är en typiska sådan som lånats från DSP- världen. Med hjälp av MAC-instruktionen går det att implementera ett modem i programvara.

Ett annat exempel är vektor- och matrismultiplikationen i SH7750 från Hitachi. Den är långt mycket snabbare än MMX och skräddarsydd för Segas spelkonsoll.



Transistorer i överflöd


På kort sikt kommer många processorer att få bättre prestanda genom att även nivå två-cachen integreras. Det blir vanligt när tillverkningsprocesserna kryper ner mot 0,18 μm.

Intel blir först av x86-tillverkarna med att integrera L2-cachen. I Mendocino, som är en variant av lågprisserien kallad Celeron, integreras 128 kbyte cacheminne. Volymproduktionen ska komma igång mot slutet av året i en 0,25 μm- process. I början av nästa år kommer även en variant med 256 kbyte inbyggt L2- cache kallad Dixon. Valet att satsa på en volymprodukt visar att Intel har gott om tillverkningskapacitet för tillfället.

När Pentium II, som utgör lejonparten av Intels produktion, ska få inbyggd L2- cache är inte sagt. Antagligen dröjer det till nästa processgeneration på 0,18 μm innan kapaciteten och utfallet gör en ombyggnad försvarbar. Det skulle i så fall bli först runt millennieskiftet.

För AMD och Cyrix är övergången mera näraliggande. De planerar att integrera L2- cachen i början av nästa år. Därmed försvinner en hel del av trafiken på systembussen vilket gör det enklare att bibehålla den åldrande kontakten Sockel 7.

Den enda x86-tillverkaren med avvikande uppfattning är IDT som istället lägger sina transistorer på en ännu större L1 cache.

Det är inte bara av godo att integrera cacheminne på processorchipset. Kretsarna blir avsevärt större. I exempelvis Dixon upptar minnet större yta på chipset än själva processorn.

En större krets ger inte bara färre chips per wafer, utan också lägre utfall. Och att gå miste om försäljning bara för att man inte kan svara upp mot efterfrågan är inte lockande.

Kontentan är att ju långsammare pc-marknaden växer desto snabbare kommer L2- minnet förmodligen att integreras.

På inbyggnadssidan är trenden med inbyggt cacheminne tydlig. Även om man försöker höja värdet på kretsen genom att använda de tillgängliga transistorerna till att integrera olika periferifunktioner.

Per Henricsson