Xilinx tar steget till 40 nm

200 procent större, 20 procent snabbare, 200 procent bättre DSP-block och med 65 procent lägre energiförbrukning. Dessutom 40 procent billigare. Superlativerna haglar när Xilinx beskriver den sjätte generationen av sina FPGA:er i Virtex- och Spartanfamiljerna.

Flytten av Virtex från en 65 nm-process till en 40 nm-process ger inte bara plats för dubbelt så mycket logik, upp till 750 000 logikblock, Xilinx har också passat på att vässa prestanda på de hårda sändtagarblocken så att de klarar upp till 11,4 Gbit/s, en putsning som ska göra det möjligt för de största FPGA:erna att ta plats i till exempel routrar och switchar som hanterar datatrafik med upp till 100 Gbit/s.

Virtex-6 kommer redan från starten i tre smaker som alla har hårda sändtagarblock. LXT- och SXT-familjerna har sändtagare som klarar upp till 6,5 Gbit/s medan HXT biffats upp för att hantera upp till 64 seriella anslutningar om maximalt 11,4 Gbit/s.

LXT innehåller förutom sändtagarna även DSP-block medan SXT har försetts med DSP-block som har något bättre prestanda.

Däremot kommer det inte några modeller av Virtex-6 med hårda PowerPC-procesorer, som Virtex-5 hade.

- Vi håller fortfarande på att utvärdera det, säger Brent Przybus på Xilinx.

En annan förändring är att Xilinx med Virtex-6 skippar de enklaste varianterna, de som hade tillägget LX och helt saknade sändtagare. Den som i framtiden vill den typen av kretsar får antingen stänga av sändtagarna eller använda Spartan-6 LX.

För när Xilinx nu tar steget till en ny processgeneration passar företaget samtidigt på att positionera om den mindre och billigare Spartanfamiljen. Företaget slänger helt enkelt in samma sexvägs uppslagstabell som i storebror Virtex och gör det därmed enklare för användarna att flytta sina konstruktioner vartefter prestanda behöver justeras upp eller ner.

Helt sömlös är dock inte processen. Spartan-6 tillverkas i en 45 nm-lågeffektsprocess av Samsung medan Virtex-6 går i en 40 nanometers generisk process hos UMC. Så en flytt mellan familjerna kräver en omkompilering och ett visst mått av handpåläggning eftersom bland annat klockdistributionen görs på olika sätt.

Spartan-6 kommer i två varianter, LX som saknar sändtagare, och har från 4000 upp till 150 000 logikblock. Den andra varianten är LXT som har upp till åtta sändtagare som klarar upp till 3,125 Gbit/s.

Familjen har också fått ett hårt block för hantering av minnen som de olika varianterna av DDR-minnen. Detta block saknas dock i Virtex-6.

- De som använder Virtex-6 har så många olika typer av minnen att det inte är vettigt att lägga in ett hårt block för minneshantering.

Arkitekturen i logikblocken i Virtex-6 är i princip densamma som i föregångaren Virtex-5.

– Vi har bara gjort några mindre modifieringar, säger Brent Przybus.

Den nya processen ger dock bättre prestanda och samtidigt lägre effektförbrukning. Exakt hur mycket beror som alltid på tillämpningen men enligt Xilinx kan det bli så mycket som 65 procent lägre energiförbrukning och upp till 20 procent bättre prestanda.

Spartan-6 finns redan i provexemplar medan de första samplen av Virtex-6 kommer under andra kvartalet. Xilinx har inte heller släppt någon skarp version av utvecklingsmiljön ISE även om utvalda kunder redan idag använder en betaversion.

Under andra halvåret ska utbudet bli mer komplett, med programvaror, verifierade IP-block, referenskonstruktioner och utvecklingskort.