JavaScript is currently disabled.Please enable it for a better experience of Jumi. Analog boundary scan blir verklighet inom två år
Analog boundary scan kan bli verklighet inom två år. Det tror åtminstone Stig Öresjö på Hewlett-Packard som nyligen demonstrerade tekniken tillsammans med Japans största elektroniktillverkare Matsushita.

Kretskort med en tätpackad blandning av digitala och analoga komponenter är testingenjörens mardröm.

Nålarna i en in-circuit-testare, nålbäddstestare, kommer inte åt och moderna elektriska testmetoder som boundary scan har hittills bara fungerat på digitala komponenter.

Men nu ser det ut att bli ändring. På konferensen International Test Conference, ITC, som gick av stapeln i Washington i oktober demonstrerade Hewlett-Packard och Matsushita en ny metod för analog boundary scan.

- Analog boundary scan ska ge samma resultat som en nålbäddstestare. Man kan hitta processfel som olödda ben, lödbryggor, felvända och saknade komponenter, förklarar Stig Öresjö på HPs testdivision i Loveland, Colorado.

- Dessutom går det att mäta storheter som kapacitans, induktans och resistans på diskreta komponenter eller passiva nät.

Till ITC hade Matsushita tagit fram en integrerad krets med analog boundary scan inlagd på kislet. HPs bidrag var en ombyggd 3070-testare med programvara för att kunna utföra analog boundary scan.

Men mycket arbete återstår innan en standard kan antas.

- Vi ville sätta fart på standardiseringsarbetet genom att göra en demonstration, säger Stig Öresjö.

- Ett första förslag till standard ska ut på omröstning inom ett år och förhoppningsvis kan den bli klar inom två år, säger Stig Öresjö.



Bygger vidare


Den föreslagna standarden P1149.4 är en utvidgning av den existerande digitala testmetoden IEEE 1149.1, mera känd som boundary scan eller JTAG. Testbussen utvidgas med två nya anslutningar. De fyra eller fem gamla anslutningarna bibehålls och digitala komponenter kan testas på samma sätt som tidigare.

Den ena av de nya anslutningarna, ABUS1, kopplas till en signalgenerator medan den andra, ABUS2, kopplas till ett mätinstrument.

Precis som i digital boundary scan så måste kiseltillverkaren lägga in ett visst mått av logik mellan varje extern anslutning och själva kretsen. Logiken används för att varje ben ska kunna jordas, kopplas till matningen, anslutas till signalgeneratorn eller mätinstrumentet.

Kortet måste vara spänningssatt för att man ska kunna testa det, vilket också är fallet för digital boundary scan.



Mäter spänningsfallet


För att förstå hur den enklaste formen av analog boundary scan fungerar kan man ta resistansen Z5 i figuren som exempel. Antag att den har resistansen 50 ? och att serieresistansen i tilledningarna är 5 000 ?.

Om man då använder en signalkälla på 50 μA blir spänningsfallet mellan ABUS1 och jord 0,2525 V. Spänningsfallet över Z5 är dock bara 2,5 mV. Det räcker då att mäta med en vanlig 4,5 siffrors voltmeter för att felet inte ska bli mer än ±0,4 ? eller 0,8 procent.

Men isolerade resistanser är inte särskilt vanliga, istället finns det nästa alltid parallella vägar för strömmen, som mellan komponenterna Z1 och Z2 plus Z3 i figuren.

I en nålbäddstestare löses det problemet med en metod som kallas Guarding. Den går ut på att eliminera parallella vägar genom att ansluta dem till en virtuell jord.

En liknande lösning kan åstadkommas med den utformning av den boundary scan- logik som adderas till varje ben i kretsarna. Problemet är dock att omkopplarna i kislet ger en betydligt högre serieresistans än en nålfixtur.

Det här går emellertid att kringgå genom att göra fler mätningar och sedan utföra beräkningar. Demonstrationen vid ITC-konferensen visade att dessa komplexa mätningar kan göras med stor noggrannhet.

Per Henricsson



Digital test utan nålar


Boundary scan eller IEEE 1149.1 som den digitala teststandarden heter är ett försök att lösa testproblemet på mycket tätt packade kretskort med digitala kretsar. Metoden ger också möjlighet att komma åt och styra tester som är inbyggda i kretsarna, som exempelvis självtest.

IEEE 1149.1 antogs 1990 och är en testmetod som bygger på att ett skiftregister placeras mellan logiken och alla ben på den integrerade kretsen. Dessa skiftregister kallas celler och kopplas ihop till en sammanhängande kedja på kretskortet.

Cellerna gör det möjligt att både styra och registrera vad som sker på alla in- och utgångar.

För att kunna implementera boundary scan behövs minst fyra extra ben, ett för data in, ett för data ut, en klockingång och en styringång. Vissa tillverkare har dessutom valt att inkludera en reset-ingång.



MER LÄSNING:
 
KOMMENTARER
Kommentarer via Disqus

Anne-Charlotte Lantz

Anne-Charlotte
Lantz

+46(0)734-171099 ac@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)