I snart ett år har medier och utvalda kunder fått flera tillfällen att smygtitta på Xilinx fjärde generation avancerade FPGA-kretsar, kallade Virtex-4. Konstruktionsverktygen - ISE 6.3i - har funnits framme i flera månader, men inte förrän nu har de första kretsarna och designsatserna börjat säljas.

Nykomlingarna särskiljer sig mot konkurrensen på framför allt tre sätt - arkitekturen, DSP-förmågan och de inbyggda processorerna. Tack vare arkitekturen kan Xilinx lansera kretsarna i tre varianter, optimerade för logik, digital signalbehandling respektive inbyggda system.

Prestanda ligger förstås i den världsklass som förväntas när FPGA-världens ena jätte (den andra är Altera) lanserar en helt ny familj. Som trubbigt men dock användbart prestandamått kan nämnas att alla ingående element kan klockas i 500 MHz.

Totalt består familjen av 17 kretsar, varav åtta i logikfamiljen LX, tre i DSP-familjen SX och sex i inbyggda systemfamiljen FX. Spannet är stort - den minsta LX-kretsen har närapå 14 000 logikceller och 900 kbit RAM, medan den största FX-kretsen har mer än tio gånger så mycket logik och minne, och därtill bland annat 192 DSP-block, två Power PC-kärnor och fyra anslutningar för Ethernet från 10 Mbit/s till 1 Gbit/s. Varje DSP-block, eller DSP Slice som Xilinx kallar dem, består av en 18 x 18-multiplikator och en 48 bitars ackumulator samt nödvändig logik. DSP-blocken tär därmed inte på de programmerbara logikresurserna.

Nämnas bör att den största kretsen bland DSP-varianterna har nära tre gånger så många DSP-block som den största FX-kretsen, men bara tredjedelen så mycket logik och hälften så mycket minne. Xilinx satsning på inbyggda system och digital signalhantering har också resulterat i en intern omorganisation där en division bildats för vartdera ändamålet.

DSP-blocken och de inbyggda Power PC-kärnorna är dock bara två av de hårda IP-block som numera kompletterar logiken och minnet i FPGA-kretsarna. Minst lika intressant, åtminstone ur teknisk synvinkel, är den seriella kommunikationen som klarar det stora spannet 600 Mbit/s till 11,1 Gbit/s. Stöd finns också för snart sagt samtliga protokoll inom detta intervall. Förmodligen finns inte särskilt många användare som utnyttjar hela spannet, men det faktum att kretsarna klarar det minskar antalet kretsvarianter och ger användarna möjlighet till uppgradering utan att byta krets.

Signalintegriteten är väl sörjd för, med såväl förförskjutning (preemphasis) på sändarsidan som linjär och dynamisk utjämning (equalizing) på mottagarsidan. Att kommunicera i 10 Gbit/s över ett vanligt FR4-bakplan är inget problem med denna teknik, hävdar företaget.

Klockningen är värd ett särskilt omnämnande. Jämfört med asicar har FPGA-kretsar länge haft få och oflexibla möjligheter till klockning. Nykomlingarna har 32 globala klockor och därtill upp till 20 digitala klockhanterare (DCM) och stöd för att dela klockfrekvenserna med bibehållen fas (PMCD, phase matched clock divider).

Virtex-4 tillverkas av Xilinx hovleverantör, kiselsmedjan UMC, i 90 nm CMOS. Det är Xilinx andra 90 nm-familj - man använde lågprisvarianten Spartan-3 som problemlösare för tekniken. Vid 90 nm blir den statiska effektförbrukningen vanligen högre än i 130 nm-teknik på grund av högre läckage, men Xilinx och UMC använder sig av tre typer av transistorer med olika tjocka oxidlager, vilket reducerar den statiska effektförbrukningen med 40 procent. Dessutom drar de hårda IP-blocken mindre energi än tidigare lösningar som implementerats mjukt i logikgrindarna. Totalt uppges effektförbrukningen därmed vara halverad jämfört med tidigare generationer.

Vän av ordning frågar sig då hur priset ligger. Här är uppgifterna än så länge knapphändiga. Den enda krets som hittills prissatts, LX25, kostar 40 dollar per styck i volym. Den har 24 000 logikceller, 1 300 kbit RAM, 8 klockor och 48 DSP-block. Listpris för motsvarande kretsstorlek från tidigare generation ligger idag enligt uppgift kring 100 dollar. Men det är sällan som listpris och verkliga priser stämmer överens i FPGA-världen.

Adam Edström