Trots att andelen hårdvara sjunker i Ericssons produkter så utvecklar företaget alltjämt en handfull asicar om året. Och de kretsar som görs ligger i teknikens absoluta frontlinje.

- Vi har fått hem fungerande 90 nm-kretsar. Nu planerar vi för 65 nm, berättar Jan-Olof Kismalm, ansvarig för mikroelektronik på Ericsson.

Han siktar på att de första 65 nm-kretsarna ska finnas i Ericssonprodukter om fyra år. Men det krävs mycket arbete för att nå dithän.

- Ska det fungera i 65 nm så måste vi ha ett nytt biblioteksformat för att beskriva nya funktioner och olinjära samband som inte kan hanteras idag. Producerbarhet och processutfall måste också finnas med som parametrar.

Ericsson deltar därför i en grupp kallad Design Technology Council, tillsammans med Intel, IBM, Infineon, LSI Logic, Freescale, Philips, Sun och Hewlett-Packard. Gruppen vill påverka EDA-leverantörerna och ska presentera sina förslag på mässan DAC i sommar.

- Ska tidtabellen för 65 nm hålla så är det detta som krävs. Vi har nått vägs ände för hur man beskriver element med nuvarande metoder, säger han.

Vid 65 nm är effektutvecklingen den allt överskuggande parametern. Redan vid 90 nm tvingades halvledartillverkarna ha så stora marginaler att de inte kunde höja hastigheten jämfört med 130 nm. Lägre styckepris och lägre effekt är idag de enda anledningarna att gå ner i geometri.

- Effekttaket gör att enprocessorlösningarna har gått in i väggen. Det krävs parallella multiprocessorer för att få upp hastigheten nu för tiden.

Ericssons asicverksamhet kulminerade för fyra år sedan. Då startade företaget 30-40 asicar om året på något av det trettiotal designcenter som då fanns runt om i världen.

Nu för tiden är designcentren färre än tio och antalet asicprojekt som startas varje år i samma storleksordning. Till AXE görs till exempel inga egna kretsar längre. Vilket kanske inte är så konstigt med tanke på att det kostar mellan en och två miljoner dollar bara att ta fram maskerna för en 90 nm-asic. Prislappen dubbleras för varje processgeneration.

- Det gör att man måste vara ganska försiktig i sådana projekt.

Lågprisalternativ som strukturerade asicar och konverterade FPGA-konstruktioner är därför något som Ericsson utvärderar. Inget skarpt projekt har körts ännu, men Jan-Olof Kismalm är påtagligt optimistisk.

- Det är knepigt att hitta passningen mellan utbudet och våra behov. Men gör man det så kan kostnaden komma ner till en tiondel.

FPGA inte ikapp standardcell

- Programmerbara FPGA-kretsar är oftast inget alternativ. Standardcellasicar är fortfarande både billigare och effektsnålare. Visst har FPGA:erna närmat sig, men de ser inte ut att komma ikapp, åtminstone inte vad gäller effekt.

En annan besparing kan uppnås genom att återanvända internt eller externt utvecklade IP-block (intellectual property). Optimism som rådde kring extern IP för några år sedan har dock kommit på skam. Varken kvalitet eller leverantörer motsvarade Ericssons krav.

- I princip är processorkärnor från Arm och PowerPC de enda externa IP-block vi använder.

- I våra basstationer sitter standard-DSP idag, men prispressen gör att vi förmodligen måste integrera vissa av dem i asicar. Därför tittar vi noga på ett antal DSP-kärnor.

- Arm är ett stort och välskött företag, liksom Starcore som backas upp av Freescale, Infineon och Agere. Det är den typ av företag som behövs om en IP-leverantör ska kunna jobba med oss.

Internt har återanvändningen dock gått framåt rejält. Idag skrivs de flesta konstruktionsblock med återanvändning i åtanke.

Exekverbar UML är modellen

Majoriteten av Ericssons asicprojekt drivs med kostnadsjakt som främsta skäl. Trots utvecklingskostnaderna händer det fortfarande att pengar kan sparas genom att integrera ytterligare funktioner och gå ner i geometri. Men det händer också att man måste fråga sig hur arkitekturen ska se ut och starta från scratch. För dessa asicar vill Ericsson nu anamma en helt ny metodik.

- Vi kommer att jobba en hel del med exekverbar UML. Har man väl skrivit sin specifikation i exekverbar UML så är det relativt rättframt att gå via C och VHDL till färdig krets. De prov vi gjort visar på effektivitetsförbättringar och vi hoppas få igång ett utvärderingsprojekt.

En konsekvens av exekverbar UML är att man inte vet från början vilka delar av konstruktionen som bäst realiseras i hårdvara respektive mjukvara. Och här oroar sig Jan-Olof Kismalm för de EU-förslag som skulle försvaga möjligheten att patentera programvara.

- Om direktiven går igenom så kan vi tvingas lägga saker i hårdvara som borde göras i mjukvara. Det kan minska vår konkurrenskraft om konkurrenterna trotsar riskerna och gör motsvarande delar i programvara.

Adam Edström