Algoritmen vässar AD-omvandlingen

Tema: FPGA
SP Devices grundades 2004 och kärnkompetensen är en matematisk algoritm som tillåter att man parallellkopplar flera AD-omvandlare, utan att tappa upplösning.

– Vår algoritm passar att användas till AD-omvandlare med 10 till 16 bitars upplösning. Genom att parallellkoppla två omvandlare kan man dubblera samplingshastigheten med bibehållen upplösning eller välja att förbättra upplösningen, säger Jonas Nilsson, vd på SP Devices.

Företag: SP Devices.
Ort: Linköping.
Antal anställda: 17.
Produkt: Algoritm för parallellkopplade AD-omvandlare.

I stort vilar företagets framtid på tre ben. Det första är ett IP-block tänkt att licensieras till halvledartillverkare. Ett testchips med IP-block och två ADC:er har redan utvecklats tillsammans med Inﬁneon.

– Vi gör också kundanpassade lösningar i form av olika kretskortskonstruktioner med flera AD-omvandlare kopplade till en FPGA. Vi utvecklar exempelvis fulla system för mjukvaruradio till några kunder idag. De gör hela demodulationen i FPGA:n och samplar direkt på antennen. Gör man så sparar man så mycket analog teknik att det varken blir dyrare i kronor eller effektförbrukning, säger Jonas Nilsson.

Företagets tredje ben är egenutvecklade datainsamlingskort som är kompatibla med olika industristandarder.

– Vårt första standardkort kommer vid årsskiftet. Skräddarsydda kort går det däremot att få tidigare.

Den första hyllprodukten blir ett PXI-kort med parallellkopplade AD-omvandlare samt en FPGA. Flera kortvarianter med två till åtta AD-omvandlare ombord ﬁnns i planen. Vilken som kommer först är inte klart ännu.

– För oss är en FPGA-baserad lösning det enda alternativet eftersom vi inte har så stora volymer och kunderna ofta vill ha en egen touch.

I SP Devices lösningar är det vanligt med väldigt höga datatakter – som 12 bitars upplösning vid 1 GSa/s. För att minska mängden data görs signalbehandlingen direkt i FPGA:n.

För den interna utvecklingen används alltid den mest kraftfulla FPGA:n, men i slutet av ett projekt försöker man trycka ihop konstruktionen i en mindre FPGA.

– DSP-block använder vi väldigt mycket i utvecklingsskedet. Det går snabbare att utveckla då, eftersom vi inte behöver optimera så mycket. Numera ﬁnns det bra stöd för DSP i FPGA:er men för ett år sedan slog vi ofta i taket.

Sämre är det med minnesutrymmet i dagens FPGA:er.

– Fortfarande är minnet nere på kbyte-nivå. Men när vi utvecklar är det vissa delar som inte lämpar sig att göra i VHDL eller Verilog. Istället vill vi testa i Matlab och då vore det trevligt med större minne som kan buffra data, säger Jonas Nilsson.