About / Advertise
ST Microelectronics har tillverkat ett chip med block av så kallade artificiella neuronnät. Chipet är en demonstrator inför kommande systemkretsar eller styrkretsar med inbyggd intelligens.
Enligt ST är arkitekturen 100 gånger energieffektivare än en GPU och mellan två och fem gånger effektivare än konkurrerande neuronchips och bildchip av idag. Orsaken är bland annat det är tillverkat i FDSOI och utnyttjar dess möjlighet till dynamisk spänningsskalning (dynamic voltage scaling).
Det ska vara hårda nät i höst |
|
Under sensommaren och hösten har det kommit en strid ström av nyheter om dedikerad hårdvara för artificiella neuronnät. Mest känt är att systemkretsen i Apples kommande mobiltelefon Iphone X innehåller en neuronkärna som bland annat låter användaren identifiera sig genom att visa telefonen sitt ansikte. Telefonprocessorer och andra chips för inbyggda system har redan idag ”neuronnätsmotorer”, men de är mjukvarulösningar som körs på befintliga beräkningskärnor som CPU:er, DSP:er och GPU:er. Det som händer nu är att neuronnäten får egna skräddarsydda kärnor, precis som tidigare hänt med exempelvis datorgrafik, audio, kryptering, kommunikation och bildbehandling. |
Att ST Microelectronics ville tillverka kretsar med artificiella neuronnät blev känt på konferensen ISSC i februari (International Solid-State Circuits Conference).
Demonstratorn är optimerad för Convolutional Neural Nets (CNN). Sådana är anpassade till att ta bilder som indata, eller generellt indata som är tvådimensionella och har intressanta relationer mellan punkter intill varandra.
Chipet stöder närmare bestämt djupa CNN-nät (DCNN), som består av många skikt av neuroner som slussar sina utdata vidare till nästa skikt för analys på en högre abstraktiosnivå. När ST:s demonstrator kör det berömda DCNN:et Alexnet (sju skikt) är prestandan 2,9 biljoner operationer per watt.
 |
| Demonstratorn kommer att följas av skarpa systemkretsar eller styrkretsar. STMicroelectronics tillverkar processorer för bland annat medicinteknik, robotik och motorstyrning. |
På chipet finns åtta neuronblock som vart och ett består av 36 stycken 16-bitars MAC-enheter (multiply-accumulate) följt av en adderare som tar tretton operander. Via en växel är neuronblocken kopplade till sexton DMA-kanaler. Mpeg- och Jpeg-avkodare plus diverse bildoperationer finns kopplade till samma växel.
Här finns även stycken åtta 32-bitars DSP-dubbelkärnor koppade till samma växel. De är utrustade med extrainstruktioner som anropar neuronblocken.
På chipet finns även 4 Mbyte gemensamt RAM, 8 lokala minnen på 192 kbyte vardera, och en Cortex M4-cpu på 1 GHz.
Chipet arbetar i klockfrekvenser mellan 200 MHz och 1,175 GHz. Chipen kan parallellkopplas.
Det första chipet är en generell demonstrator. Nästa generation kommer att vara skräddarsydd för någon tillämpning, antingen i en systemkrets eller i en styrkrets.
ST hoppas att de ska användas i självkörande fordon eller i inbyggda system generellt för att bearbeta ljud, bild, rörelsedata eller annan sensorinformation.
Demonstratorchipet är tillverkat i 28 nm och mäter 6,2 x 5,6 mm.
I en komplett tillämpning för bildigenkänning med Alexnet, där chipet var klockat till 200 MHz, processade det 10 bilder per sekund och drog 37,5 mW, varav 10,6 mW inuti neuronblocken.
