Accel FPGA höjer abstraktionsnivån för DSP-konstruktörer och gör ett seriöst försök att överbrygga klyftan mellan algoritm och implementering.
kan syntetiseras med vanliga syntesprogram. Även testbänk skapas automatiskt.
- Att gå från VHDL eller Verilog till färdig FPGA är en ganska rättfram process nu för tiden. Men från Matlab och Simulink har det hittills saknats bra verktyg, säger Accelchips vd Dan Ganousis.
Han menar att det kan ta veckor eller månader att manuellt över-föra en DSP-algoritm i Matlab till VHDL och implementera resultatet i en FPGA. Med Accelchips verktyg kan det i bästa fall gå på någon timme, och det ska i varje fall inte ta mer än någon eller några dagar. Risken för fel minskar också avsevärt eftersom vi tar bort alla manuella moment.
Databas med arkitekturer
Att översätta från ett språk till ett annat kan verka trivialt. Men Accelchips funktionalitet stannar inte där - minst lika viktigt som översättningarna är databasen med beskrivningar av FPGA-arkitekturer. Verktyget skapar alltså olika VHDL eller Verilogkod beroende på vilken målkrets man tänkt använda, och på detta sätt kan man få en tidig uppskattning av hur snabb eller hur stor konstruktionen blir i FPGA-kretsen.
- En och samma algoritm kan
ge väldigt olika resultat beroende
på om den implementeras i till exempel Alteras Stratixkretsar eller Xilinx Virtexkretsar. Beroende på tillämpning kan ett fabrikatet vara bättre eller sämre än ett annat, kommenterar Ganousis.
Förutom Altera och Xilinx finns även stöd för Quicklogics kretsar, och stöd för Lattice ingår i företagets framtidsplaner. En version för implementering i asicar är utlovad till nästa år.
Accelchip har sina rötter på ett universitet i Delaware, där grundarna utförde ett forskningsprojekt kring Matlabkompilering, stöttat av amerikanska försvarsmyndigheten Darpa. Hardi Electronics är svensk representant.
Adam Edström