400 gånger lägre effekt än en FPGA

Easic lanserar halvfabrikat för asicar

Genom att konstruktörerna lägger in ett FPGA-liknande block i asicarna hoppas amerikanska eAsic att antalet ascistarter ska öka.

- Idag påbörjas det inte mer än ungefär 2500 asicprojekt per år medan motsvarande siffra för FPGA:er är runt 80 000 stycken. Det visar att konstruktörerna vill göra egna varianter men att priset för att utveckla en asic är för högt, säger Ronnie Vasishta på eAsics marknadsavdelning.

- Samtidigt är FPGA:erna dyra och effekthungriga och Moores lag har gjort startkostnaderna oöverstigliga för de flesta.

eAsics lösning på problemet är att låta konstruktörerna lägga in ett programmerbart block på asicen som kan programmeras i efterhand. Tekniken liknar mycket den som används i strukturerade asicar, även kallade halvfabrikat, med "look-up-tables".

En skillnad är dock att det inte finns någon startkostnad för att köra fram de första kretsarna. Det görs med elektronstrålelitografi som programmerar förbindel-serna mellan de två översta metalllagren. Vill man ha mer än 1 000 till 2 000 kretsar måste man ta fram en mask.

- Vår teknik upptar bara en trettiondedel så stor yta som en FPGA och effektförbrukningen är fyra hundra gånger lägre än en FPGA.

Men riktigt lika bra som en cellbaserad asic blir den inte.

Företaget säljer tekniken som strukturerade asicar tillsammans med Flextronics men eAsic har också en första referenskund som använder tekniken i sina asicar. Det är ST Microelectronics som tagit fram en printerkrets med hjälp av eAsics programmerbara logik.

Liknar IBMs upplägg

- Den första vändan tar så klart lika lång tid att utveckla som vilken asic som helst men sen kan vi snabbt ta fram nya varianter. Det tar inte mer än 24 timmar från det att en ny variant är klar (RTL) till tape-out, säger Michele Borgatti på ST.

Sen tar det ytterligare cirka fem veckor innan konstruktörerna får kretsarna i handen, förutsatt att det finns processade wafers i lager.

ST's krets innehåller bland annat en Arm9-kärna, SRAM, USB-gränssnitt, en PLL och programmerbar logik. Kretsen är tillverkad i 0,13 um-process med sex metallager och är 4,7 x 4,8 mm stor. Den programmerbara delen upptar lite drygt halva kretsens yta eller 3,1 x 2,3 mm.

- Printerkretsen är avsedd för ett mellansegment med volymer över 100 000 exemplar per år, säger Michele Borgatti.

eAsics upplägg liknar till viss del det IBM använt i många år: att asickunderna kan lägga in programmerbara block i asicarna. Men relativt få asicar har inyggda FPGA-block.

- Förklaringen är att det fortfarande handlar om FPGA-teknik med 10 000 till 15 000 celler som tar mycket yta och drar mycket effekt. Med vår lösning kan man lägga in 100 000 till ett par miljoner celler med liten kiselyta och låg effektförbrukning. Det öppnar för helt andra tillämpningar, säger Ronnie Vasishta. Per Henricson

Per Henricsson