– Det 27 september gick den första leveransen till en extern kund, berättar en stolt Giles Peckham på Xilinx.

Det handlar om så kallade ingenjörssampel, det vill säga likadana kretsar som Xilinx självt gör sluttesterna på och som kan komma att modifieras innan den kommersiella försäljningen startar någon gång nästa år.

Xilinx liksom konkurrenten Altera har båda annonserat monolitiska FPGA:er med knappt en miljon logikceller/uppslagstabeller. Men dessa gigantiska kretsar är normalt de sista som blir kommersiellt tillgängliga, när tillverkningsprocessen blivit tillräckligt stabil för att ge en tillräckligt bra yield. Inget av företagen har satt något lanseringsdatum men rimligen börjar kretsarna samplas mot slutet av nästa år eller i början av 2013.

Det nya byggsättet som ger Xilinx ett rejält försprång annonserades för ganska precis ett år sedan och är en typ av multi-chip-modul med en bärare av kisel (länk). Det har utvecklats tillsammans med foundryt TSMC, kapselspecialisten Ibiden och kapslingshuset Amkor.

De fyra FPGA-skivorna monteras på ett kiselsubstrat med fyra ledarlager tillverkade i en 65 nm-process av TSMC. Varje kiselskiva är hopkopplad med sin granne via 10 000 anslutningar som går direkt in i logiken (så kallad through silicon via) och inte via en konventionell IO-ring som ligger på kanten av kretsen. Det ger en fördröjning på mindre än 1 ns. Dessutom hanterar utvecklingsverktyget partitioneringen automatiskt, så för konstruktören ska kretsen se ut som en monolit, hävdar Xilinx.

För kommunikation med omvärlden finns upp till 36 transceivrar som klarar upp till 12,5 Gbit/s. Under utveckling finns också varianter med ännu snabbare transceivrar på 28 Gbit/s. Dessa kommer dock att ligga på separata kiselbitar vilket gör att antalet logikskivor som får plats sjunker till tre.

– Kapslingsmaskinerna kan helt enkelt inte hantera större bärare, säger Giles Peckham.

I framtiden kan man också förvänta sig andra kombinationer av kiselbitar på bäraren. Förutom FPGA-logik kanske AD-omvandlare, RAM-minne eller procesorer.

Vad kan man då göra med en FPGA som har två miljoner uppslagstabeller?

Xilinx ser tre huvudkategorier av kunder. Det är företag som idag använder en asic och nu får en FPGA som är tillräckligt stor för att ersätta asicen.

I den andra kategorin finns företag som kan ersätta en lösning bestående av ett antal kretsar med en enda FPGA. Det gäller branscher som digital videoövervakning, infrastruktur till mobilnät liksom militära tillämpningar.

Den tredje kategorin av potentiella kunder är företag som gör asicar och som behöver en emulator för utvecklingsarbetet. De får nu en lösning med bättre prestanda och färre FPGA:er än tidigare.

– För alla gäller att de kan sänka sin utvecklingstid rejält, de får en lösning som drar mindre energi, har högre prestanda och som är flexibel, säger Giles Peckham.

Exakt var siffrorna hamnar beror så klart på tillämpningen men som exempel tar han ett företag som utvecklar asicar till mobiler. I den emulator som används idag för att mjukvaruutvecklarna ska kunna testa sin kod innan kislet finns fram sitter det 64 FPGA:er för att hantera alla funktioner som mobilens tio kretsar utför. Med Virtex-7 2000T räcker det med 16 FPGA:er vilket drastiskt minskar problemet med hur man ska partitionera asicarna i olika FPGA:er.

– Med färre FPGA:er kan man också höja klockhastigheten från 10 MHz till 100 MHz vilket gör att körningarna går betydligt fortare.

Idag har det icke namngivna företaget tio emulatorsystem. När Viterx-7 2000T kommer i produktion nästa år vill man öka på det till 200 system.