Xilinx tar steget till 16 nm

Mycket mer av allt. Så kan man enklast sammanfatta resultatet när FPGA-jätten Xilinx tar steget till 16 nm senare i år. Dessutom blir det en rad nya beteckningar att lägga på minnet: UltraScale+, 3D-on-3D och MPSoC.

Xlinx byte av processnod innebär inte bara att transistorerna blir mindre och dessutom tredimensionella, företaget passar dessutom på att kasta in en massa andra förändringar som större minnesblock av helt ny typ, systemkretsen Zynq får en ny processor och fler hårda funktioner, internkommunikation mellan uppslagstabellerna och de hårda blocken blir bättre plus lite annat smått och gott.

Förbättringarna gäller de tre familjerna Kintex, Virtex och nyss nämnda Zynq. Alla blir större, snabbare och energisnålare av den nya processnoden som TSMC står för.

Zynq byter processorkärna från Cortex-A9 till A53. Dessutom ökar antalet kärnor från två till fyra men intressantare är att processorerna numera har sällskap av en mängd andra hårda block därför kallar Xilinx numera Zynqfamiljen för en Multiprocessing SoC (MSoC).

För att hantera realtidsuppgifter finns två kärnor av typen Cortex-R5, skärmen styrs av en Mali-400, effekthanteringen i kretsen har en egen processor som stänger av de delar som inte behövs för tillfället och så finns en minneshanterare och en kärna för säkerhet som kryptering och autentisering.

Säkerhetskärnan uppfyller kraven i ISO26262 och IEC61508 inklusive funktioner som lockstep och att ta ner systemet på ett kontrollerat sätt om någonting går snett.

Dessutom går det att få Zynq med andra hårda kärnor för bland annat videokodning enligt H.265.

En FPGA hanterar idag rätt stora datablock åt gången vilket fått Xilinx att lägga till en ny minnestyp kallat UltraRAM.

Medan dagens Block RAM klarar tiotal megabit med data så klarar UtraRAM tio gånger mer, det vill säga hundratals megabit. Man kan visserligen hantera så stora datamängder genom att sprida ut data på flera Block RAM, men det är ineffektivt.

En annan förbättring är SmartConnect, ett nytt sätt att koppla ihop olika IP-block med logiken. På den högsta nivån används fortfarande Arms bussteknik AXI4 men det är hur den är implementerad som förändrats. Därmed går det till exempel att sätta upp en direktkoppling mellan två block på ett transistoreffektivt sätt.

3D-on-3D är en lek med ord i och med att transistorerna är tredimensionella och det går att lägga två eller flera kiselbitar bredvid varandra på en kiselskiva (interposer). Xilinx har använt tekniken för att få fram riktigt stora FPGA:er med eller utan Serdes-block.

Utvalda kunder har fått tillgång till designverktyget och fler kommer att släppas in under andra kvartalet när det också är dags för tape-out av de första kretsen som blir Zynq. De första exemplaren ska levereras till kunder mot slutet av året medan Virtex och Kintex kommer i produktion nästa år.