Kinesisk FPGA utmanar Lattice och Altera

Två veteraner från Lattice, 82 miljoner dollar och TSMC:s flashprocess på 55 nm. Där har du receptet på kinesiska Gowins nya FPGA-familj.

Det är inte varje dag det dyker upp ett helt nytt FPGA-företag. De få gånger det händer har utvecklingsarbetet pågått i många år samtidigt som det kostat avsevärda belopp. I princip alla har misslyckats. Enda undantaget idag är Achronix som nischat in sig på kommunikationsmarknaden. Några få, som Siliconblue, har räddats genom uppköp (länk).

Därför är det spännande att Gowin Semiconductor startade så sent som i januari 2014 och lanserade sin andra generation igår. Den första, som är SRAM-baserad, verkar inte ha avsatt några spår utanför Kina även om företaget har ett kontor i Silicon Valley.

Gowins sajt är knapphändig men de två frontpersonerna Ning Song och Jason Zhu har bägge ett förflutet på FPGA-företaget Lattice. Den ene som FPGA-arkitekt och EDA-specialist, den andre som kretskonstruktör och halvledarspecialist.

Därför är det kanske inte så konstigt att den nya FPGA-familjen är flashbaserad och blir en konkurrent till Lattice MachXO3-familjen (länk) och även Alteras Max 10 (länk).

Det är små FPGA:er som man kan hitta i allt från konsumentprodukter till industriella styrsystem och i fordon. Tillämpningarna är ofta som klisterlogik eller systemadministratör.

Gowin använder TSMC för tillverkningen och den utvalda processen är en process för inbyggnadsflash på 55 nm. För övrigt samma process som Altera nyttjar för Max 10. Lattice har gått över till 40 nm för Mach XO3.

Det kinesiska företaget verkar ha lärt sig av historien. Att så många FPGA-företag misslyckats beror på att de utvecklat en ny superarkitektur och dessutom haft dåligt verktygsstöd.

Det senare problemet har företaget löst genom ett samarbete med Synopsys som gör det möjligt för kunderna att använda FPGA-verktyget Synplify Pro och det är inget konstigt med arkitekturen som är en vanlig, fyrvägs uppslagstabell.

Däremot är det än så länge tomt vad gäller IP-block.

En sak som skiljer Gowins FPGA:er från Lattice och Altera är att det går att adressera individuella celler i flash-minnet precis som i ett NOR-flash. Minnet håller industrikvalitet med tio års lagringstid och 10 000 skrivcykler.

GW1N kommer i två modeller med 1152 respektive 8640 uppslagstabeller. Block-RAM är 72k till 198k medan flash-minnet är på 96k till 1792k. Vidare finns upp till 20 multiplikatorer på 18x18 bitar

Företaget uppger inget pris men de första proverna ska komma under nästa kvartal.