JavaScript is currently disabled.Please enable it for a better experience of Jumi. Blanda C och Verilog
Just som industrin gick och väntade på en simulator baserad på Co-Designs egna språk Superlog, gör företaget en helomvändning och presenterar en plattform som stödjer även System C och Verilog, och innan årets slut kanske också VHDL och Spec C.
Förra året släppte Co-Design konstruktionsspråket Superlog med ambitionen att förena hårdvarukonstruktion och programvaruframställning för system på kisel.

Tanken är att beskriva maskin- och programvara med ett gemensamt språk för att underlätta flytt av funktioner inom konstruktionen. På så sätt kan man på ett enkelt sätt simulera olika kombinationer av hårdvara och programvara. Det blir också lättare att återanvända IP-block (intellectual property) om de är beskrivna på ett standardiserat format.

Nu kommer Co-Design med det första verktygen som stödjer Superlog. Det är en verifieringsplattform bestående av en simulator och ett extraheringsverktyg, Systemsim och Systemex.

Det fina i kråksången är att plattformen inte bara klarar att simulera Superlog utan också C och C++. I synnerhet de dialekter som utgör minsta gemensamma nämnare för samarbetet kring System C. Simulatorn stödjer naturligtvis också Verilog. Phil Moorby, skapare av Verilog, är knuten till Co-Design och Superlog.

Företaget påstår dessutom att innan årets slut skall verifieringplattformen också inlemma VHDL och Spec C. Det återstår att se om man lyckas infria den ambitionen. Co-Design har i alla fall gått med i Spec C Open Consortium.

Simulatorn Systemsim är den viktigaste ingrediensen i den nya verifieringsplattformen. Den drar nytta av en ny teknik som man kallar C-blend. Tekniken gör programmering i C,C++ och Superlog och konstruktion i Verilog transparent för konstruktören. C-blend kräver heller inte gränssnitt mellan programmeringsspråken, vilket snabbar upp simuleringen och förenklar samkörning mellan programvara och hårdvara.

Systemsim använder också PIO, parallell instruktionsoptimering, en teknik som möjliggör ingrepp i redan kompilerad kod utan att påveraka interaktiviteten.

Det andra verktyget på plattformen är Systemex, konstruerad att extrahera Verilog, Superlog och C från konstruktionen. Det sker så snart konstruktören simulerat en konstruktion med Systemsim på systemnivån. Verktyget används för att höja abstraktionsnivån i hårdvarukonstruktionen.

När Co-Design släppte Superlog förra året var meningen att det skulle läggas i "public domain", det vill säga bli allmänt tillgängligt gratis, så att andra företag skulle kunna utveckla verktyg. Företaget skulle dock behålla rättigheterna till språket och inte låta någon kommitté eller liknande göra förändringar eller nya versioner. Som det låter på Simon Davidmann, vd på Co-Design, blir det också så, fastän först senare i år.

Hittills har tolv företag anammat Superlog, men ännu har ingen konstruktion sett dagens ljus.

Nystartade svenska signalprocessorutvecklaren Freehand har använt SystemSim i två månader.

- Vi har testat Verilogdelen av Simdatorn och är mycket nöjda. Däremot är det för tidigt att uttala sig om Verilog tillsammans med C, säger Harald Bergh, vd på Freehand.

Just standardiseringen är något som ännu inte är klart. Flera företag arbetar parallellt i olika allianser med verktyg för samkonstruktion. Co-Designs plattform är ett förslag till lösning. Kanske är det så att en del leverantörer ligger lågt inför den stundande DAC-konferensen (Design Automation Conference) som går av stapeln i början av juni i Los Angeles.


Stefan Hultquist
MER LÄSNING:
 
KOMMENTARER
Kommentarer via Disqus

Anne-Charlotte Lantz

Anne-Charlotte
Lantz

+46(0)734-171099 ac@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)