About / Advertise
Cobham Gaisler tar sina erfarenheter från den egna rymd-cpu:n Leon och konstruerar en feltolerant, certifierad version av den öppna cpu-arkitekturen Risc V.
Cobham Gaisler (tidigare Aeroflex Gaisler och ännu tidigare Gaisler Research, efter ägarbyten) blir guldmedlem i Risc V-stiftelsen och meddelar att det är i full färd med att konstruera en 64-bitars Risc V-kärna (RV64GC).
Cobham Gaislers egen cpu-familj Leon har med snart 20 år på nacken använts i hundratals rymdfarkoster.
De används även i tillämpningar på marken i krävande miljöer – och det är inom det området som Cobhams Risc V-kärnor kommer att erbjudas. De kommer att vara feltoleranta och det kommer att finnas certifierade versioner.
Alla Leon-kärnor har använt 32-bitarsarkitekturern V8, så Risc V-kärnan blir Gaislers första 64-bitare.
Gaisler beskriver i sitt pressmeddelande Risc V som en ”öppen fri ISA som kommer att möjliggöra en ny era av innovation inom processorer.”
Cobham hoppas ha VHDL-kod för en RV64GC-kärna klar i slutet av 2019. Den kommer då dessutom att ha gränssnitt till Cobhams IP-bibliotek GRLIB där det finns seriella gränssnitt, kryptering, komprimering, och andra gränssnitt och funktioner. Och så kommer den att stödja Cobhams mjukvarudebug-monitor GRMON3.
Företaget kommer att fortsätt att erbjuda även Leon-kärnor.
Leon började utvecklas av den europeiska rymdflygstyrelsen ESA år 1997. Arbetet gjordes under ledning av Jiri Gaisler. Den finns i gratisversioner.
Utvecklingen av Leon och andra IP-kärnor och mjukvara sker idag i Göteborg med en personalstyrka på ett par dussin, dominerad av ex-chalmerister.
