JavaScript is currently disabled.Please enable it for a better experience of Jumi. Programmerbart för system

Stratix - en serie kretsar med helt ny arkitektur - är Alteras svar på behoven av snabba programmerbara logikkretsar som rymmer hela system.
Nya programmerbara logiska kretsar brukar visa upp fler grindar, mer minne, snabbare klockning och ibland lite nya specialfunktioner för signalbehandling, kommunikation eller säkerhet.

Det stämmer bra på Alteras nykomling Stratix också, men vad som är ännu mer intressant är att dessa kretsar från början är gjorda för att härbärgera IP-block på ett bättre sätt än tidigare.

- Det här är en helt ny arkitektur. Det är vår viktigaste lansering under flera år framöver, säger Alteras europamarknadschef Paul Hollingworth.

Hastighet är en av de viktigaste parametrarna - enligt Paul Hollingworth frågar kunderna om detta i betydligt högre grad än exempelvis strömförbrukning. Och han hävdar att konstruktioner gjorda för tidigare Alterakretsar blir i genomsnitt 40 procent snabbare i Stratix enbart genom omsyntetisering. Optimeras de dessutom för den nya arkitekturen kan de bli dubbelt så snabba. Ju större konstruktioner desto större blir också förbättringen.

IP-block behåller timingen

Ett av målen med den nya arkitekturen är att göra det enklare för konstruktörerna att utveckla programmerbara systemkretsar, eller SOPC, System on Programmable Chips, som branschförkortningen för dagen lyder.

En av de viktigaste nyheterna är att timingen för ett IP-block kan behållas oavsett hur det flyttas och kopieras, och utan att ta hänsyn till de delar av konstruktionen som omger blocket. Detta har åstadkommits genom en ny routingstruktur som utnyttjar fler metalllager, samt en funktion i konstruktionprogramvaran som ser till att ett IP-block alltid har samma egenskaper. Just detta har tidigare varit en svaghet inom programmerbar logik - ett IP-block som körs i 50 MHz på ett ställe kan ibland, om det kopieras till en annan del av kretsen, bara köras i 45 MHz.

Hanteringen av IP-block är bara en av egenskaperna som gör denna arkitektur mer asiclik än annan programmerbar logik. Altera har också ökat minnet rejält - Stratix kan ha upp till 10 Mbit minne per krets, vilket är mer än 7 gånger högre än tidigare och mest på marknaden.

Minnena finns i tre blockstorlekar - 512 bit, 4 kbit och 512 kbit. De minsta blocken, avsedda för exempelvis fifo-buffertar, finns det förstås flest av, medan de största som mest finns i 12 instanser.

över 40 oberoende klockor

Ytterligare en intressant aspekt är att man ökat antalet oberoende klockor - över 40 klockträd kan alstras med individuella egenskaper.

Inbyggt finns också hårda DSP-block som förutom Mac-enheter även innehåller adderare, skiftregister och pipelinefunktioner. Dessa klarar att köras i 250 MHz, vilket är nära dubbelt så snabbt som motsvarande konstruktion realiserad med enbart Mac-enheter och programmerbara grindar.

Stratix har portar som klarar de flesta av marknadens kommunikationsstandarder, som Hypertransport, Pos-Phy nivå 4, Flexbus och minnen som QDR-DDR DRAM.

De första Stratixkretsarna, i storlekar motsvarande 650 000 asicgrindar, finns framme i provexemplar. Under året kommer både större och mindre varianter, och den största som innehåller 2,4 miljoner grindar (som enligt Altera motsvarar 43 miljoner grindar om man räknar som konkurrenten Xilinx) kommer tidigt 2003.


Adam Edström

Prenumerera på Elektroniktidningens nyhetsbrev eller på vårt magasin.


MER LÄSNING:
 
KOMMENTARER
Kommentarer via Disqus

Rainer Raitasuo

Rainer
Raitasuo

+46(0)734-171099 rainer@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)