About / Advertise
Utifrån ser den ser ut som en FPGA men inuti är den byggd med en helt ny arkitektur, asynkrona element sammankopplade i parallella pipelines. Resultatet, Speedster, är en programmerbar logikkrets från Achronix som kan klockas i 1,5 GHz - tre gånger mer än dagens värsting-FPGAer.
Trots finare geometrier, allt lägre matningsspänning och hårt jobb av konstruktörerna kan dagens FPGA:er inte klockas med mer än 400-500 MHz. Behövs högre datatakt krävs en asic. Och även dessa kan vara svåra att hantera när klockan går en bit över gigahertzstrecket.
Lösningen, enligt det fyra år gamla företaget Achronix, heter asynkron logik. Där finns ingen klocka - i stället styrs signalerna ett stort antal minimala pipelines, kallade Picopipeline. Detta grundläggande element är i praktiken ett enbits Fifo-minne med "acknowledge"-funktion, som kan kopplas samman till logiska funktioner.
Asynkron logik är i sig inget nytt, tekniken har forskats på i decennier och har gott om anhängare inom akademin. Men någon kommersiell framgång har den inte blivit, mycket beroende på att konstruktionsstödet och infrastrukturen saknats. Det vill Achronix ändra på.
- Våra kretsar ser ut precis som FPGA:er, och för användaren uppför de sig precis som FPGA:er. Konstruktörerna kan använda samma verktyg för sin konstruktion, enda skillnaden är att de ger utdata till vårt back-endverktyg i stället för Xilinx, Alteras eller Actels, berättar John Lofton Holt, Achronix vd och grundare.
För att åstadkomma detta ligger den asynkrona logiken omgärdad av en ram av traditionell elektronik, och kan inte nås på annat sätt än genom denna. I ramen finns in- och utgångar, kommunikationselement som Serdes, multiplikatorer, minne och minnesaccess mot externa DRAM.
- Våra Serdes-delar klarar över 10 Gbit/s, understryker John Lofton Holt.
Den första kretsen från bolaget kallas SPD60 och ingår i en planerad familj om fem medlemmar. SPD60 är gjord i 65 nm-teknik, hos TSMC, klockas i 1,5 GHz och drar då uppemot 40 W beroende på tillämpning. I utvecklingsprogramvaran finns dock en funktion kallad "power dial", som gör att konstruktören kan dra ner klockhastigheten och då få en effektsänkning med kuben på neddragningen. En halvering, till 750 MHz, ger sålunda en åttondel av effekten, eller 5 W i detta exempel.
Kretsen innehåller 3,4 miljoner picopipeline-element, som motsvarar 47 000 logikenheter, jämförbara med Xilinx eller Alteras. Därtill finns 20 stycken 10,3 Gbt/s Serdes och 8 stycken för 5 Gbit/s, och en mängd RAM i olika former. För Serdesdelarna finns stöd för en rad standarder, som 10 Gbit/s Ethernet, PCI Express, Sata, Sonet, Infiniband och Serial Rapid IO.
Till kretsen hör ett utvecklingskort och programvaran ACE, Achronix Cad Environment. Därtill har både Synplicity (numera Synpsys) och Mentor Graphics tagit fram specialversioner av sina syntes- och simuleringsprogram för Achronix. Till kortet hör också en rad demonstrationsexempel.
- Vi må vara en startup, men vi har nu fungerande kretsar färdiga för leverans, vi har verktygsstöd och vi har en komplett utvecklingsmiljö, understryker John Lofton Holt.
Han hävdar intressant nog att målet i första hand inte är att ersätta Xilinx och Altera i dagens konstruktioner. I stället är det framtida tillämpningar, i synnerhet inom kommunikation, där han tror tekniken kommer till sin rätt.
- Vi är ett billigare och snabbare alternativ till asicar, säger han.
Hur billigt som helst är det dock inte. Kretsarna i familjen kostar mellan 200 och 2500 dollar i kvantiteter om 10 000, och den första, SPD60, ligger kring 2000 dollar.
Företaget har dragit in 34 miljoner dollar i riskkapital och har huvudkontor i Silicon Valley. Tekniken är skyddad med 25 patent och har sitt ursprung i forskning från Cornell University. Flera av företagets ledande företrädare har sin bakgrund på LSI Logic.
Trots finare geometrier, allt lägre matningsspänning och hårt jobb av konstruktörerna kan dagens FPGA:er inte klockas med mer än 400-500 MHz. Behövs högre datatakt krävs en asic. Och även dessa kan vara svåra att hantera när klockan går en bit över gigahertzstrecket.
Lösningen, enligt det fyra år gamla företaget Achronix, heter asynkron logik. Där finns ingen klocka - i stället styrs signalerna ett stort antal minimala pipelines, kallade Picopipeline. Detta grundläggande element är i praktiken ett enbits Fifo-minne med "acknowledge"-funktion, som kan kopplas samman till logiska funktioner.
Asynkron logik är i sig inget nytt, tekniken har forskats på i decennier och har gott om anhängare inom akademin. Men någon kommersiell framgång har den inte blivit, mycket beroende på att konstruktionsstödet och infrastrukturen saknats. Det vill Achronix ändra på.
- Våra kretsar ser ut precis som FPGA:er, och för användaren uppför de sig precis som FPGA:er. Konstruktörerna kan använda samma verktyg för sin konstruktion, enda skillnaden är att de ger utdata till vårt back-endverktyg i stället för Xilinx, Alteras eller Actels, berättar John Lofton Holt, Achronix vd och grundare.
För att åstadkomma detta ligger den asynkrona logiken omgärdad av en ram av traditionell elektronik, och kan inte nås på annat sätt än genom denna. I ramen finns in- och utgångar, kommunikationselement som Serdes, multiplikatorer, minne och minnesaccess mot externa DRAM.
- Våra Serdes-delar klarar över 10 Gbit/s, understryker John Lofton Holt.
Den första kretsen från bolaget kallas SPD60 och ingår i en planerad familj om fem medlemmar. SPD60 är gjord i 65 nm-teknik, hos TSMC, klockas i 1,5 GHz och drar då uppemot 40 W beroende på tillämpning. I utvecklingsprogramvaran finns dock en funktion kallad "power dial", som gör att konstruktören kan dra ner klockhastigheten och då få en effektsänkning med kuben på neddragningen. En halvering, till 750 MHz, ger sålunda en åttondel av effekten, eller 5 W i detta exempel.
Kretsen innehåller 3,4 miljoner picopipeline-element, som motsvarar 47 000 logikenheter, jämförbara med Xilinx eller Alteras. Därtill finns 20 stycken 10,3 Gbt/s Serdes och 8 stycken för 5 Gbit/s, och en mängd RAM i olika former. För Serdesdelarna finns stöd för en rad standarder, som 10 Gbit/s Ethernet, PCI Express, Sata, Sonet, Infiniband och Serial Rapid IO.
Till kretsen hör ett utvecklingskort och programvaran ACE, Achronix Cad Environment. Därtill har både Synplicity (numera Synpsys) och Mentor Graphics tagit fram specialversioner av sina syntes- och simuleringsprogram för Achronix. Till kortet hör också en rad demonstrationsexempel.
- Vi må vara en startup, men vi har nu fungerande kretsar färdiga för leverans, vi har verktygsstöd och vi har en komplett utvecklingsmiljö, understryker John Lofton Holt.
Han hävdar intressant nog att målet i första hand inte är att ersätta Xilinx och Altera i dagens konstruktioner. I stället är det framtida tillämpningar, i synnerhet inom kommunikation, där han tror tekniken kommer till sin rätt.
- Vi är ett billigare och snabbare alternativ till asicar, säger han.
Hur billigt som helst är det dock inte. Kretsarna i familjen kostar mellan 200 och 2500 dollar i kvantiteter om 10 000, och den första, SPD60, ligger kring 2000 dollar.
Företaget har dragit in 34 miljoner dollar i riskkapital och har huvudkontor i Silicon Valley. Tekniken är skyddad med 25 patent och har sitt ursprung i forskning från Cornell University. Flera av företagets ledande företrädare har sin bakgrund på LSI Logic.
