About / Advertise
En serie IP-block som gör det möjligt att göra en del av en asic eller ett system på kisel i form av programmerbar logik har introducerats av Actel.
FPGA-företaget Actel förändrar nu gränsen mellan programmerbar logik och asic.
Man har lanserat en serie IP-block med namnet Varicore EPGA, Embedded Programmable Gate Array, som gör det möjligt att tillverka asicar och system på kisel där en del av kiselytan är programmerbar logik. Blocken kan vara mellan 5 000 och 40 000 grindar stora, och klara klockhastigheter upp till 100 MHz.
Med programmerbara delar kan en asic i många fall tas fram tidigare i konstruktionen av hela system. Exempelvis kan de lämna utrymme för ändringar och tillägg i standarder, eller för funktionalitet som inte finns med i den ursprungliga specifikationen. De kan också användas för funktioner som kräver omprogrammering under drift.
Blocken är gjorda för 0,18 µm CMOS-processer hos UMC, TSMC och Chartered, de tre största kontraktstillverkarna av halvledare. De ingår även i UMCs eget utbud av IP-block. Till konstruktörerna levereras de i form av VHDL- eller Verilogkod på registernivå. Denna kod kan syntetiseras med Synopsys verktyg, och för verifieringen av layout gentemot schema finns stöd från både Cadence och Avant.
Man har också tagit fram ett utvecklingskit med ett emuleringskort och användarhandledning.
Man har lanserat en serie IP-block med namnet Varicore EPGA, Embedded Programmable Gate Array, som gör det möjligt att tillverka asicar och system på kisel där en del av kiselytan är programmerbar logik. Blocken kan vara mellan 5 000 och 40 000 grindar stora, och klara klockhastigheter upp till 100 MHz.
Med programmerbara delar kan en asic i många fall tas fram tidigare i konstruktionen av hela system. Exempelvis kan de lämna utrymme för ändringar och tillägg i standarder, eller för funktionalitet som inte finns med i den ursprungliga specifikationen. De kan också användas för funktioner som kräver omprogrammering under drift.
Blocken är gjorda för 0,18 µm CMOS-processer hos UMC, TSMC och Chartered, de tre största kontraktstillverkarna av halvledare. De ingår även i UMCs eget utbud av IP-block. Till konstruktörerna levereras de i form av VHDL- eller Verilogkod på registernivå. Denna kod kan syntetiseras med Synopsys verktyg, och för verifieringen av layout gentemot schema finns stöd från både Cadence och Avant.
Man har också tagit fram ett utvecklingskit med ett emuleringskort och användarhandledning.
Adam Edström
