About / Advertise
Svenska Freehand har lanserat en arkitektur för digital signalbehandling. En kärna sköter huvuduppgifterna och vanligt förekommande algoritmer snabbas upp genom att läggas i parallellt arbetande hårdvara, i så kallade acceleratorer. Just gränssnittet mellan kärnan och acceleratorerna är en av Freehands styrkor.
återanvändning, skalbarhet och strömsnålhet är tre ledord för Freehands nyligen lanserade DSP-arkitektur Oscar, som uttyds Open and Scalable Architecture.
Konceptet består av en DSP-kärna i form av ett IP-block för inbyggnad i en asic, ett antal acceleratorer samt utvecklingsverktyg. Syftet är att erbjuda den mest effektiva lösningen för DSP-system på kisel för kommunikationsändamål.
Kärna heter Micro DSP och gör skäl för namnet - den upptar bara 45 000 grindar. Den har fyra väldefinierade gränssnitt som kan anslutas till acceleratorer, specialiserade IP-block som utför funktioner parallellt med kärnan. I acceleratorerna kan man lägga vanligt förekommande algoritmer i hårdvara. Freehand har en accelerator framme för ekosläckning, och jobbar med två till för snabb fouriertransformering och protokollhantering.
Acceleratorn upptar inte mer än 15 000 - 20 000 grindar. Därmed kan produkterna med fördel utvecklas i FPGA-teknik, för att sedan implementeras som asicar så att man drar nytta av strömsnålheten och den minimala kiselytan.
Fyra kärnor jobbar parallellt
- Konceptet med DSP-kärna och acceleratorer är i sig inte nytt. Vad vi gjort är att vi skalat bort allt onödigt från kärnan, och gjort ett mycket snyggt gränssnitt mel-lan kärnan och acceleratorerna, säger Freehands vd Harald Bergh.
Skalbarheten är en annan viktig egenskap. Förutom de fyra gränssnitten mot acceleratorerna finns tre andra gränssnitt dit ytterligare Micro DSP-enheter kan anslutas. Totalt kan alltså fyra kärnor arbeta parallellt, med inalles 16 acceleratorer. Skalbarheten gör att kärnan kan användas i allt från enkla och strömsnåla bärbara terminaler till infrastrukturtillämpningar som internetutrustning.
Kärnan har en 16-bitars riscarkitektur av heltalstyp, men kan också klara 32-bitarsaritmetik. Den kan klockas i 250 MHz, vilket innebär att den som mest kan prestera 250 miljoner Macoperationer per sekund. Hastigheten står i omvänd proportion till strömförbrukningen som anges till låga 0,1 mW/MHz vid 1,5 V-matning. Instruktionsuppsättningen består av 428 instruktioner, med ordlängden 24 bitar. Instruktionerna är oberoende av varandra, vilket gör att avkodaren blir enklare.
Kärnan och acceleratorerna levereras i form av Verilogkod på registernivå (RTL). Utvecklingsverktygen är än så länge bara delvis färdiga. En instruktionssetssimulator finns framme, och en kompilator är på gång. Utvecklingsmiljön är i alfaversion. Men Harald Bergh säger att kunderna redan nu kan börja använda produkterna.
Noterbart är att verktygen i stor utsträckning utvecklas i Ryssland. Där har Freehand hittat ett femtontal konsulter på ett institut i Moskva.
- De är jätteduktiga, framför allt på kompilatorer för multiprocessorsystem, säger Harald Bergh.
Konceptet består av en DSP-kärna i form av ett IP-block för inbyggnad i en asic, ett antal acceleratorer samt utvecklingsverktyg. Syftet är att erbjuda den mest effektiva lösningen för DSP-system på kisel för kommunikationsändamål.
Kärna heter Micro DSP och gör skäl för namnet - den upptar bara 45 000 grindar. Den har fyra väldefinierade gränssnitt som kan anslutas till acceleratorer, specialiserade IP-block som utför funktioner parallellt med kärnan. I acceleratorerna kan man lägga vanligt förekommande algoritmer i hårdvara. Freehand har en accelerator framme för ekosläckning, och jobbar med två till för snabb fouriertransformering och protokollhantering.
Acceleratorn upptar inte mer än 15 000 - 20 000 grindar. Därmed kan produkterna med fördel utvecklas i FPGA-teknik, för att sedan implementeras som asicar så att man drar nytta av strömsnålheten och den minimala kiselytan.
Fyra kärnor jobbar parallellt
- Konceptet med DSP-kärna och acceleratorer är i sig inte nytt. Vad vi gjort är att vi skalat bort allt onödigt från kärnan, och gjort ett mycket snyggt gränssnitt mel-lan kärnan och acceleratorerna, säger Freehands vd Harald Bergh.
Skalbarheten är en annan viktig egenskap. Förutom de fyra gränssnitten mot acceleratorerna finns tre andra gränssnitt dit ytterligare Micro DSP-enheter kan anslutas. Totalt kan alltså fyra kärnor arbeta parallellt, med inalles 16 acceleratorer. Skalbarheten gör att kärnan kan användas i allt från enkla och strömsnåla bärbara terminaler till infrastrukturtillämpningar som internetutrustning.
Kärnan har en 16-bitars riscarkitektur av heltalstyp, men kan också klara 32-bitarsaritmetik. Den kan klockas i 250 MHz, vilket innebär att den som mest kan prestera 250 miljoner Macoperationer per sekund. Hastigheten står i omvänd proportion till strömförbrukningen som anges till låga 0,1 mW/MHz vid 1,5 V-matning. Instruktionsuppsättningen består av 428 instruktioner, med ordlängden 24 bitar. Instruktionerna är oberoende av varandra, vilket gör att avkodaren blir enklare.
Kärnan och acceleratorerna levereras i form av Verilogkod på registernivå (RTL). Utvecklingsverktygen är än så länge bara delvis färdiga. En instruktionssetssimulator finns framme, och en kompilator är på gång. Utvecklingsmiljön är i alfaversion. Men Harald Bergh säger att kunderna redan nu kan börja använda produkterna.
Noterbart är att verktygen i stor utsträckning utvecklas i Ryssland. Där har Freehand hittat ett femtontal konsulter på ett institut i Moskva.
- De är jätteduktiga, framför allt på kompilatorer för multiprocessorsystem, säger Harald Bergh.
Adam Edström
