About / Advertise
Både VHDL och Verilog på flera nivåer
Många stora konstruktioner har element skrivna i både VHDL och Verilog. Sådana konstruktioner kan vara svåra att verifiera snabbt, men Axis säger sig ha lösningen.
Hårdvaruemulering är ett sätt att verifiera konstruktioner som är så stora att vanliga simulatorer inte räcker till. Många stora konstruktioner har element skrivna i både VHDL och Verilog. Sådana konstruktioner kan vara svåra att verifiera snabbt, men Axis säger sig ha lösningen.
Utrustningen som krävs är visserligen tämligen dyr, men den kan ibland vara enda lösningen. Ett problem har dock varit att dessa emulatorer är gjorda för konstruktioner skrivna antingen i Verilog eller i VHDL.
Amerikanska Axis - som inte ska förväxlas med det svenska bolaget med samma namn - har nu utvecklat ett VHDL-tillägg som enligt företaget gör produkterna lika bra för båda språken, och de kan dessutom blandas fritt. Även abstraktionsnivåer kan blandas fritt.
Till exempel kan en konstruktion som är skriven i VHDL på registernivå ha ett antal IP-block skrivna i Verilog, och till detta ha ett antal testbänkar i något av språken. En del av IP-blocken kan vara färdigsyntetiserade till grindnivå. Sådana konstruktioner har tidigare inte kunnat emuleras i sin helhet.
Tekniken går ut på att kompilera kod i VHDL och Verilog till en intern databas som används för emuleringen. RTL-koden konfigureras i form av uppgifter (tasks) som exekveras i det interna formatet RCC (Reconfigurable Computing).
VDHL-Tillägget finns för både det PCI-baserade instickskortet Xcite och den fristående emulatorn Xtreme. Med Xcite kan konstruktioner upp till 10 miljoner grindar emuleras i hastigheter upp till
100 000 klockcykler per sekund. Xtreme klarar dubbelt så stora konstruktioner och är fem gånger så snabb. Xtreme är också lämpad för system på kisel med mycket inbyggt minne - här finns stöd för emulering av upp till 400 Mbit.
Adam Edström
