JavaScript is currently disabled.Please enable it for a better experience of Jumi. Dynamisk logik ger processor på 2 GHz
Guidelines for contributing Technical Papers: download PDF

Två till tre gånger bättre prestanda än den bästa inbyggnadsprocessorn och dessutom programmerbar. Det lovar Intrinsity som spenderat fem år på att utveckla en ny riscbaserad signalprocessor som ska klockas i 2 GHz.
Intrinsity har tagit fram två modeller av processorn. Båda klockas i 2 GHz och baseras på en 32-bitars Mipsarkitektur. Den enklare, som kallas Fastmips, har förutom processorkärnan även två gränssnitt för Rapid I/O. Toppmodellen, som kallas Fastmath, har förutom processorkärna och Rapid I/O-gränssnitt även en enhet för matris- och vektoroperationer. Med Fastmath siktar Intrinsity på marknaden för trådlös kommunikation där beräkningskrävande Viterbikodning och utjämningsalgoritmer används i basstationerna.

Företaget ser även potential för sina processorer i bildbehandlingssystem, medicinska system liksom i radar- och sonartillämpningar. Intrinsity vill knuffa ut dagens signalprocessorer och FPGA:er som inte är designade för matris- och vektoroperationer.
Fastmips och Fastmath ska tillverkas i en vanlig 0,13 μm CMOS-process. De första prototyperna kommer under fjärde kvartalet och volymproduktionen förväntas vara igång om drygt ett år. Exakt hur de kommer att klara konkurrensen är svårt att sia om.

Bland annat har Texas Instruments, vars signalprocessor C6416 används i 3G-basstationer, börjat addera hårdvarublock för att accelerera olika algoritmer och täppa till det hål som Intrinsity sett.

Gammal teknik
Företaget har implementerat Mipsarkitekturen med så kallad dynamisk logik och inte som brukligt på statisk logik. Fördelen med statisk logik är att man kan spara ström genom att stänga av klockan utan att tappa informationen i processorn. Så även om Fastmath blir två till tre gånger snabbare än dagens signalprocessorer återstår det att se var effektförbrukning och pris landar.

Arkitekturen baseras på att det finns flera överlappande faser av klockan som är höga (aktiva) under en del av klockcykeln. Varje fas styr ett lager av logiken. Tekniken utvecklades redan på 80-talet och kallas dominologik. Se företagets hemsida för en utförligare förklaring. Nackdelen med tekniken är att den komplex och dessutom ställer hårda krav på timingen. Intrinsity har utvecklat och patenterat ett designflöde, kallat Fast14, som enligt företaget gör det möjligt att konstruera processorn med vanliga konstruktionsverktyg.

Per Henricsson

Prenumerera på Elektroniktidningens nyhetsbrev eller på vårt magasin.


MER LÄSNING:
 
KOMMENTARER
Kommentarer via Disqus

Rainer Raitasuo

Rainer
Raitasuo

+46(0)734-171099 rainer@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)