About / Advertise
Synopsys har lanserat Floorplan Compiler, ett verktyg för ytplanering av riktigt komplexa asicar, med mer än 10 miljoner grindar, klockfrekvenser på ett par hundra MHz och ett utnyttjande av kiselytan nära 90 procent. Företaget har också uppgraderat syntesflaggskeppet Design Compiler och programmet Physical Compiler för fysisk syntes.
Under kodnamnet "Hidden Dragon" har syntesspecialisten Synopsys under en längre tid utvecklat ett syntesverktyg för stora, snabba, komplexa kretsar. Lagom till mässan Dac, Design Automation Conference, lättade man på förlåten och bytte samtidigt kodnamnet till det mer neutrala Floorplan Compiler.Verktyget placerar olika kretselement så optimalt som möjligt, och gör detta i stora konstruktioner, upp till 20 miljoner grindar. Konstruktionen hanteras "platt", utan hierarki, men med hänsyn till innehållet i olika block.
- Idag görs ofta en ytplanering på blocknivå, som sedan när den förfinas på kretsnivå visar sig nödvändig att göra om. Iterationerna här kan gå flera varv - med detta verktyg löser vi det problemet, säger Thomas Ferry, marknadschef för syntesprodukterna.
En effekt är att hårda IP-block, som RAM-element, kan placeras friare än tidigare, det vill säga där de gör mest nytta.
- Dagens konstruktioner kan ha flera hundra RAM-block. För bara något år sedan var det ovanligt med fler än tio, säger Ferry.
Ledningsdragningen förbättras radikalt av att verktyget känner till innehållet i olika block. En signal mellan två block kan till exempel inte dras rakt igenom ett RAM-block, vilket verktyget förstås tar hänsyn till. Verktyget kan också automatiskt lägga in repeterare - förstärkare - om signalvägen är alltför lång. Resultatet blir att block kan läggas intill varandra, utan mellanliggande ledarkanaler, eftersom signalerna kan dras inne i blocken. Effekten blir ett bättre utnyttjande av kislet, med bättre timing och täthet som följd.
Avantköp ger snarlik produkt
Man kan notera Floorplan Compiler lanseras strax innan Synopsys köp av Avant väntas slutföras. Avant har en liknande produkt, och frågan är vilken av dessa som kommer att få leva vidare efter köpet.
Floorplan Compiler är framtagen för användning tillsammans med det marknadsledande syntesprogrammet Design Compiler. Båda kan utnyttja samma databas, samma bibliotek och samma uppsättning randvillkor (design constraints). En förändring gjord i Design Compiler skickas automatiskt till Floorplan Compiler, och även återmatningen av resultat går automatiskt.
Även Design Compiler har nyligen genomgått en ansiktslyftning, med främsta syfte att göra de resulterande kretsarna mindre och snabbare. Med version 2002.05 blir enligt Synopsys datavägar 10 procent snabbare och 14 procent mindre, medan tillståndsmaskiner blir 14 procent snabbare och 16 procent mindre. Stödet för grindade klockor har förbättrats, och dessutom har körtiderna förbättrats med mellan 2 och 10 gånger för olika typer av exekveringar.
Adam Edström
