About / Advertise
Syntes och placering samtidigt. Det klarar Physical Compiler, ett nytt verktyg från Synopsys som tar hänsyn till den fysiska konstruktionen tidigt i konstruktionsarbetet.
Om en avancerad krets ska klara timingkraven måste man ta hänsyn till den fysiska konstruktionen redan på registernivå, och under året har flera leverantörer lanserat verktyg på detta tema. Det senaste exemplet heter Physical Compiler och kommer från Synopsys.
Verktyget gör syntes och placering samtidigt, och konstruktören kan alltså gå från en registernivåbeskrivning direkt till en placerad nätlista. Physical Compiler bygger på en förenad logisk och fysisk databas, och för placeringen utnyttjas företagets teknik Flexplace.
Smidig Övergång
Synopsys nya verktyg kan ersätta företagets existerande synteshjälpmedel Design Compiler, och företaget menar att övergången från Design Compiler till Physical dito bör gå smidigt eftersom exempelvis databaser, kravfiler (constraints) och bibliotek är desamma för de båda hjälpmedlen.
I Synopsys arbetsgång använder man även företagets konstruktionsplanerare Chip Architect, Flexroute för ledningsdragningen på toppnivån samt timinganalysatorn Primetime.
När konstruktören har tagit fram en placerad nätlista är det meningen att något av marknadens ledningsdragningsverktyg ska ta vid, exempelvis Cadence Silicon Ensamble eller Avantis Apollo.
Dessa båda företag har visserligen själva verktyg som knyter samman logisk och fysisk konstruktion, detsamma gäller för ett antal mindre företag som valt andra angreppssätt på problemet. Synopsys har dock en stor fördel i sin dominerande ställning på syntesmarknaden.
En handfull företag, som Nvidia och Matrox, har redan producerat kretsar som tillverkats med Physical Compiler, och de hävdar att deras kretsar blev färdiga flera veckor före tidsplanen eftersom man slapp iterationer mellan syntes och layout.
Charlotta von Schultz
