JavaScript is currently disabled.Please enable it for a better experience of Jumi. Ett steg mot 5 nm

Ett steg mot 5 nm

Forskningsinstitutet Imec har tillsammans med EDA-företaget Cadence färdigställt en design för en framtida CMOS-process på 5 nm.
En stor del av arbetet har varit att optimera designreglerna och biblioteken liksom tekniken för ledningsdragningen för att få så låg effektförbrukning och så liten yta som möjligt.

För litografin har man utgått från en kombination av extremt ultraviolett ljus, EUV, och ljus på 193 nm, så kallad immersion med Self-Aligned Quadruple Patterning (SAQP). Därmed har det gått att minska avstånden mellan kopparledarna från 32 nm till 24 nm.

Även om man gjort tape-out på konstruktionen – som är en processor – så handlar det mer om att testa stegen i processen, framförallt litografin, ingen produktion av testkretsar är aktuell.
MER LÄSNING:
 
KOMMENTARER
Kommentarer via Disqus

Anne-Charlotte Lantz

Anne-Charlotte
Lantz

+46(0)734-171099 ac@etn.se
(sälj och marknads­föring)
Per Henricsson

Per
Henricsson
+46(0)734-171303 per@etn.se
(redaktion)

Jan Tångring

Jan
Tångring
+46(0)734-171309 jan@etn.se
(redaktion)