About / Advertise
Med kretsfamiljen Virtex II vill Xilinx ta ytterligare mark inom programmerbara system. Företagets senaste FPGA:er är plattformar med mängder av specialfunktioner.
Efter att flera gånger förra året ha berättat om de nya programmerbara kretsarna i Virtex II-familjen har Xilinx nu fått igång produktionen och börjat leverera provkretsar. De största av de kretsar som nu finns i provkvantiteter har 6 miljoner grindar och minnesblock på inalles 3,4 Mbit. Till sommaren ska "värstingen" med 10 miljoner grindar och 4,5 Mbit minne finnas framme. Men många av funktionerna är även användbara då logikbehovet är måttligt - de minsta kretsarna har 40 000 grindar och 72 kbit inbyggt minne.
Precis som vid tidigare FPGA-lanseringar hävdar nu Xilinx att FPGA-kretsar blir en ännu starkare konkurrent till asicar, i synnerhet när det gäller tillämpningar inom kommunikation. Man har ökat klockhastigheten till 420 MHz, och säger att modern processteknik (0,15 µm) och förbättrad arkitektur gör att konstruktioner för den tidigare Virtexgenerationen i genomsnitt blir 60 procent snabbare.
Väl förberedd för IP-block
Förutom mängden logik och minne finns fem klart noterbara funktioner och egenskaper i de nya kretsarna: förmågan att hantera IP-block (intellectual property), mängden färdigdefinierade kommunikationsgränssnitt, funktionerna för signalintegritet, klockhanteringen samt möjligheten att kryptera konstruktionen.
Integrationen av IP-block hänger delvis på ledningsdragningsalgoritmen, som kan ger korta, förutsägbara fördröjningstider även då bussarna är så breda som 32 bitar. Timingen kan hållas konstant inom ett IP-block, även då det flyttas på kretsen, eller till en annan krets.
Lika viktigt för IP-blocksintegration är dock de fasta funktionerna, främst de 18 kbit stora RAM-blocken och det för Xilinx nya påfundet med inbyggda 18 x 18-bitars multiplikatorer.
Precis som i tidigare Xilinxkretsar bygger arkitekturen i grunden på logik uppdelad i block, så kallade CLB (configurable logic block). Dessa har nu gjorts större, och innehåller nu 8 uppslagstabeller och 128 bitar minne. Dessutom stöder de 32 bitar breda signaler.
Stöd för 19 gränssnitt
När det gäller kommunikationen med omvärlden stöds i dagsläget 14 gränssnitt, bland dem PCI i olika varianter, Rapid IO och olika DRAM-gränssnitt. Framöver kommer även stöd för Infiniband, Ethernet på 1 och 10 Gbit samt Fibre Channel. .
För signalintegriteten har Xilinx utvecklat en teknik med digitalt styrbara impedanser, kallad Xcite (Xilinx Controlled Impedance Technology). Med hjälp av två externa referensresistanser kan samtliga utgångsresistanser styras med en noggrannhet på 10 procent.
System av den storlek som ryms på dessa kretsar använder ofta mängder av klockor med olika frekvens. Dessa samordnas av den digitala klockhanteraren, med funktioner för klockbuffring och klockflanksstyrning.
Bland nyheterna finns också en krypteringsmetod som gör det omöjligt att läsa av innehållet i bitströmmen från Prom-kretsen till FPGAn.
Adam Edström
Precis som vid tidigare FPGA-lanseringar hävdar nu Xilinx att FPGA-kretsar blir en ännu starkare konkurrent till asicar, i synnerhet när det gäller tillämpningar inom kommunikation. Man har ökat klockhastigheten till 420 MHz, och säger att modern processteknik (0,15 µm) och förbättrad arkitektur gör att konstruktioner för den tidigare Virtexgenerationen i genomsnitt blir 60 procent snabbare.
Väl förberedd för IP-block
Förutom mängden logik och minne finns fem klart noterbara funktioner och egenskaper i de nya kretsarna: förmågan att hantera IP-block (intellectual property), mängden färdigdefinierade kommunikationsgränssnitt, funktionerna för signalintegritet, klockhanteringen samt möjligheten att kryptera konstruktionen.
Integrationen av IP-block hänger delvis på ledningsdragningsalgoritmen, som kan ger korta, förutsägbara fördröjningstider även då bussarna är så breda som 32 bitar. Timingen kan hållas konstant inom ett IP-block, även då det flyttas på kretsen, eller till en annan krets.
Lika viktigt för IP-blocksintegration är dock de fasta funktionerna, främst de 18 kbit stora RAM-blocken och det för Xilinx nya påfundet med inbyggda 18 x 18-bitars multiplikatorer.
Precis som i tidigare Xilinxkretsar bygger arkitekturen i grunden på logik uppdelad i block, så kallade CLB (configurable logic block). Dessa har nu gjorts större, och innehåller nu 8 uppslagstabeller och 128 bitar minne. Dessutom stöder de 32 bitar breda signaler.
Stöd för 19 gränssnitt
När det gäller kommunikationen med omvärlden stöds i dagsläget 14 gränssnitt, bland dem PCI i olika varianter, Rapid IO och olika DRAM-gränssnitt. Framöver kommer även stöd för Infiniband, Ethernet på 1 och 10 Gbit samt Fibre Channel. .
För signalintegriteten har Xilinx utvecklat en teknik med digitalt styrbara impedanser, kallad Xcite (Xilinx Controlled Impedance Technology). Med hjälp av två externa referensresistanser kan samtliga utgångsresistanser styras med en noggrannhet på 10 procent.
System av den storlek som ryms på dessa kretsar använder ofta mängder av klockor med olika frekvens. Dessa samordnas av den digitala klockhanteraren, med funktioner för klockbuffring och klockflanksstyrning.
Bland nyheterna finns också en krypteringsmetod som gör det omöjligt att läsa av innehållet i bitströmmen från Prom-kretsen till FPGAn.
Adam Edström
Adam Edström
