About / Advertise
Tessent Enhanced Trace Encoder spårar exekveringen av Risc V-instruktioner i realtid.
 |
Genom att addera det här blocket till ditt processorsystem får du full kontroll över vilka instruktioner som faktiskt exekveras i din Risc V-kärna.
Du får inte bara en logg passivt levererad utan du kan programmerbart starta och pausa exekvering – och loggning – i realtid efter brytvillkor.
Du kan även filtrera och välja exakt vad som loggas. Spårningen inkluderar laddning och lagring av data.
Teknik av det här slaget används bland annat för debugging, optimering och test.
 |
| . |
Protokollet följer Risc V-standarden för trace. Siemens deltog för övrigt själv i utvecklingen av den standarden.
Traceblocket fungerar tillsammans med Tessent Embedded Analytics som är en komponent du vill ha om du vill bygga en utvecklingsmiljö för Risc V. Här finns analysmoduler, stöd för intern meddelandekommunikation och för gränssnitt från processorn.
Tyska Siemens fick hårdvarukompetens när det köpte amerikanska Mentor Graphics år 2017.
